OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (45)

正点原子FPGA 今日: 2 |主题: 4234|排名: 38 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
已解决 预览 [其他]FPGA开发板互连的硬件实现 新人帖 xara 2021-8-23 47783 xara 2021-8-26 16:23
已解决 预览 [其他]DDR3内存哪些部分我可以用,哪些部分被系统占用? hawkgreen 2021-8-19 37706 hawkgreen 2021-8-26 10:40
预览 [ALTERA]【正点原子产品资料】开拓者FPGA开发板资料下载和技术讨论链接 attach_img heatlevel  ...2 原子哥 2018-10-21 51246330 HalseyZhong 2021-8-25 23:37
悬赏 预览 [ALTERA]FFT FIR等IP核破解方法 新人帖 XTQ 2021-4-24 313220 混天四绝 2021-8-25 10:19
已解决 预览 [ALTERA]关于入门FPGA的仿真的几个问题 新人帖 attach_img 1289251272 2021-8-19 1110599 1289251272 2021-8-24 16:09
悬赏 预览 [ALTERA]verilog怎么实现浮点和定点数乘法计算? jshzp 2021-8-23 07685 jshzp 2021-8-23 21:33
预览 [ALTERA]FPGA新起点之seg_led_dynamic总结 attach_img 1289251272 2021-8-23 26786 1289251272 2021-8-23 15:15
悬赏 预览 时序约束?这警告怎么解决? MY40130064 2019-2-22 49437 MY40130064 2021-8-23 14:08
已解决 预览 [ALTERA]Quartus之Pin Planner老是出现几个不知道的信号 attach_img 1289251272 2021-8-22 28033 QinQZ 2021-8-23 09:05
预览 [ALTERA]FPGA新起点之touch_led学习总结 attach_img 1289251272 2021-8-22 05891 1289251272 2021-8-22 13:40
预览 [ALTERA]新起点FPGA之top_key_beep学习 attach_img 1289251272 2021-8-21 15747 1289251272 2021-8-22 02:09
预览 [ALTERA]Quartus SignalTap使用之Invalid啥啥啥问题 1289251272 2021-8-22 04106 1289251272 2021-8-22 01:18
悬赏 预览 [ALTERA]新起点FPGA之top_key_beep仿真问题 attach_img 1289251272 2021-8-21 28469 1289251272 2021-8-22 00:37
预览 [ALTERA]初学FPGA之新起点led_key学习总结 attach_img 1289251272 2021-8-20 36580 1289251272 2021-8-21 18:08
已解决 预览 [ALTERA]FPGA之key_led仿真问题,FPGA之key_led仿真问题 attach_img 1289251272 2021-8-20 38425 1289251272 2021-8-21 17:30
预览 [ALTERA]关于latch产生和避免的方法 wuhongzhen 2021-8-20 16074 QinQZ 2021-8-21 10:31
预览 [ALTERA]latch锁存出现的原因和解决办法 wuhongzhen 2021-8-19 15626 wuhongzhen 2021-8-20 00:02
已解决 预览 [ALTERA]QUARTUS在使用Signaltap时会报错invalid JTAG configuration,最终导致instance not found,求解? tianshenglan 2019-12-20 614556 1289251272 2021-8-19 21:04
预览 [XILINX]【正点原子FPGA连载】第四十二章SD卡读写测试实验--摘自【正点原子】超越者之FPGA开发指南 attach_img 正点原子运营 2021-1-23 510618 QinQZ 2021-8-14 09:08
悬赏 预览 [ALTERA]modelsim 软件设置的问题请教 attach_img xuetu100 2021-8-13 27865 QinQZ 2021-8-14 09:06
预览 [XILINX]想请教如何在ZYNQ的系统端实现CAN总线通讯呢 a3413209 2020-11-10 17374 anhuan 2021-8-13 21:11
悬赏 预览 [ALTERA]case 分支对fpga执行速度的影响 xuetu100 2021-8-13 48287 xuetu100 2021-8-13 12:46
预览 [XILINX]帮忙看一下ZYNQ的下载问题 新人帖 attach_img 峰Grit 2021-8-12 16111 QinQZ 2021-8-13 10:15
悬赏 预览 [其他]在官方tcp echo历程里__arm__和__aarch64__到底啥意思,哪里查询他们的信息 hawkgreen 2021-8-12 26893 zzk111 2021-8-13 09:57
已解决 预览 [XILINX]新板子上电 PS IP无法动态分配和识别 attach_img yinshuli 2021-8-12 37524 yinshuli 2021-8-13 09:51
悬赏 预览 [其他][超越者FPGA]PLL实验输出时钟电压不正常 新人帖 atomc 2021-8-12 47079 QinQZ 2021-8-12 14:10
悬赏 预览 [ALTERA]IP核之RAM实验中Signal Tap || 读数据波形与ModelSim中读数据波形不同,求大佬解答 新人帖 attach_img DANEE1 2021-8-7 59094 QinQZ 2021-8-12 14:09
悬赏 预览 [ALTERA]fpga开发板的lcd屏如何显示测量值 gloryyy 2021-8-11 37626 A571157242 2021-8-12 10:58
已解决 预览 [其他]在BLOCK DESIGN中如何同时使用XADC和MIG7 hawkgreen 2021-8-10 37152 hawkgreen 2021-8-11 10:23
悬赏 预览 [XILINX]ZYNQ中PS端MIO中断实验定义gic实例变量时的问题 attach_img 刘王村 2021-8-9 38229 刘王村 2021-8-10 14:43
悬赏 预览 [其他]artix 7 通过icap实现多重配置功能求助 新人帖 peterlonger2333 2021-8-9 37509 greatsoccerdog 2021-8-10 10:34
已解决 预览 [XILINX]学习ILA时,添加IP核后生成Bitstream文件时报错 新人帖 attach_img 天天er 2021-7-29 49061 天天er 2021-8-10 08:28
已解决 预览 [XILINX]《领航者嵌入式指南》第六章自定义IP核-呼吸灯实验,进行仿真的时候出错 attach_img sharkpepper 2021-8-7 27627 sharkpepper 2021-8-9 17:32
悬赏 预览 [XILINX]开拓者FPGA板子例程仿真求助 attachment 天天er 2021-8-9 26960 QinQZ 2021-8-9 16:44
预览 [其他]在vivado中写中文备注输入法报错 新人帖 15776571968 2021-8-7 15636 QinQZ 2021-8-9 10:25
预览 [ALTERA]verilog中wire与reg类型的区别 新人帖 wuhongzhen 2021-8-8 05545 wuhongzhen 2021-8-8 15:42
悬赏 预览 [XILINX]领航者,内存的位数选择影响SDK的仿真? attach_img sharkpepper 2021-8-7 05971 sharkpepper 2021-8-7 15:08
悬赏 预览 [XILINX]zynq 7020 Debug与固化程序跑出来结果不一致 ppb 2021-8-3 27607 helloqds 2021-8-5 11:48
悬赏 预览 [XILINX]IEEE 754浮点数计算为什么会出现无穷大?? zdyzILS 2020-8-21 811799 sam2019 2021-8-4 21:22
悬赏 预览 [XILINX]ubuntu下,vivado“launch sdk”Application Exception: Not found in path: xsdk 新人帖 lihengsheng123 2021-8-3 18281 正点原子 2021-8-4 02:15
悬赏 预览 [XILINX]关于ZYNQ PS端 SPI 的使用 side8666 2021-8-3 17762 正点原子 2021-8-4 02:15
已解决 预览 [XILINX]FPGA,ZYNQ中第十五章 基于 BRAM 的 PS和 PL 的数据交互 疑问 attach_img side8666 2021-8-2 58649 side8666 2021-8-3 11:49
预览 [XILINX]关于达芬奇开发板教程的问题 叫我大表哥 2021-7-29 56398 叫我大表哥 2021-8-3 09:14
投票 预览 学STM32,ARM9,FPGA,哪个有钱途? jiangyy 2018-11-5 2726606 呃呃可 2021-7-31 21:47
预览 [ALTERA]关于FPGA频率计门信号同步的疑问 爷来了 2020-3-20 68523 Z87 2021-7-31 12:58
预览 [其他]【超级干货】FPGA设计流程及原理 智能物联研习社 2021-7-30 15668 Z87 2021-7-31 12:57
预览 [XILINX]关于ZYNQ系列的FPGA用作波形发生器的问题 tommyhappy 2020-11-16 38322 elmxiaofan 2021-7-28 21:05
已解决 预览 [其他]microblaze里怎么用spi控制dac的spi接口啊!头大了! attach_img hawkgreen 2021-7-15 39008 hawkgreen 2021-7-28 10:15
悬赏 预览 [XILINX]请问vivado编译的时候优化策略改为速度,不在乎面积。请问在哪里设置的? 飞过漠北的蓝天 2021-7-27 15963 正点原子 2021-7-28 01:54
已解决 预览 [XILINX]zynq 7020以太网初始化找不到phy 新人帖 ziqiao 2021-7-14 710657 ziqiao 2021-7-26 15:15
下一页 »
关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-8-26 17:32

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块