正点原子FPGA 今日: 0|主题: 4041|排名: 3

版主: QinQZ, dongguo100

1 ... 34 35 36 373839 40 41 42 ... 81 / 81 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

预览 [ALTERA]FFT FIR等IP核破解方法	XTQ 2021-4-24	312163	混天四绝 2021-8-25 10:19
预览 [ALTERA]关于入门FPGA的仿真的几个问题	1289251272 2021-8-19	118996	1289251272 2021-8-24 16:09
预览 [ALTERA]verilog怎么实现浮点和定点数乘法计算？	jshzp 2021-8-23	06878	jshzp 2021-8-23 21:33
预览 [ALTERA]FPGA新起点之seg_led_dynamic总结	1289251272 2021-8-23	25669	1289251272 2021-8-23 15:15
预览时序约束？这警告怎么解决？	MY40130064 2019-2-22	48504	MY40130064 2021-8-23 14:08
预览 [ALTERA]Quartus之Pin Planner老是出现几个不知道的信号	1289251272 2021-8-22	27118	QinQZ 2021-8-23 09:05
预览 [ALTERA]FPGA新起点之touch_led学习总结	1289251272 2021-8-22	05138	1289251272 2021-8-22 13:40
预览 [ALTERA]新起点FPGA之top_key_beep学习	1289251272 2021-8-21	14883	1289251272 2021-8-22 02:09
预览 [ALTERA]Quartus SignalTap使用之Invalid啥啥啥问题	1289251272 2021-8-22	03684	1289251272 2021-8-22 01:18
预览 [ALTERA]新起点FPGA之top_key_beep仿真问题	1289251272 2021-8-21	27324	1289251272 2021-8-22 00:37
预览 [ALTERA]初学FPGA之新起点led_key学习总结	1289251272 2021-8-20	35581	1289251272 2021-8-21 18:08
预览 [ALTERA]FPGA之key_led仿真问题，FPGA之key_led仿真问题	1289251272 2021-8-20	37342	1289251272 2021-8-21 17:30
预览 [ALTERA]关于latch产生和避免的方法	wuhongzhen 2021-8-20	15230	QinQZ 2021-8-21 10:31
预览 [XILINX]AXI_DMA的 S2MM_DMASR 出现0x5000	EFGL 2021-8-20	03562	EFGL 2021-8-20 18:28
预览 [ALTERA]latch锁存出现的原因和解决办法	wuhongzhen 2021-8-19	14760	wuhongzhen 2021-8-20 00:02
预览 [ALTERA]QUARTUS在使用Signaltap时会报错invalid JTAG configuration,最终导致instance not found,求解？	tianshenglan 2019-12-20	613154	1289251272 2021-8-19 21:04
预览 [XILINX]【正点原子FPGA连载】第四十二章SD卡读写测试实验--摘自【正点原子】超越者之FPGA开发指南	正点原子运营 2021-1-23	59545	QinQZ 2021-8-14 09:08
预览 [ALTERA]modelsim 软件设置的问题请教	xuetu100 2021-8-13	26917	QinQZ 2021-8-14 09:06
预览 [XILINX]想请教如何在ZYNQ的系统端实现CAN总线通讯呢	a3413209 2020-11-10	16559	anhuan 2021-8-13 21:11
预览 [ALTERA]case 分支对fpga执行速度的影响	xuetu100 2021-8-13	47337	xuetu100 2021-8-13 12:46
预览 [XILINX]帮忙看一下ZYNQ的下载问题	峰Grit 2021-8-12	15294	QinQZ 2021-8-13 10:15
预览 [其他]在官方tcp echo历程里__arm__和__aarch64__到底啥意思，哪里查询他们的信息	hawkgreen 2021-8-12	26033	zzk111 2021-8-13 09:57
预览 [XILINX]新板子上电 PS IP无法动态分配和识别	yinshuli 2021-8-12	36593	yinshuli 2021-8-13 09:51
预览 [其他][超越者FPGA]PLL实验输出时钟电压不正常	atomc 2021-8-12	46038	QinQZ 2021-8-12 14:10
预览 [ALTERA]IP核之RAM实验中Signal Tap \|\| 读数据波形与ModelSim中读数据波形不同，求大佬解答	DANEE1 2021-8-7	57996	QinQZ 2021-8-12 14:09
预览 [ALTERA]fpga开发板的lcd屏如何显示测量值	gloryyy 2021-8-11	36860	A571157242 2021-8-12 10:58
预览 [其他]在BLOCK DESIGN中如何同时使用XADC和MIG7	hawkgreen 2021-8-10	36181	hawkgreen 2021-8-11 10:23
预览 [XILINX]ZYNQ中PS端MIO中断实验定义gic实例变量时的问题	刘王村 2021-8-9	37232	刘王村 2021-8-10 14:43
预览 [其他]artix 7 通过icap实现多重配置功能求助	peterlonger2333 2021-8-9	36568	greatsoccerdog 2021-8-10 10:34
预览 [XILINX]学习ILA时，添加IP核后生成Bitstream文件时报错	天天er 2021-7-29	48038	天天er 2021-8-10 08:28
预览 [XILINX]《领航者嵌入式指南》第六章自定义IP核-呼吸灯实验，进行仿真的时候出错	sharkpepper 2021-8-7	26710	sharkpepper 2021-8-9 17:32
预览 [XILINX]开拓者FPGA板子例程仿真求助	天天er 2021-8-9	26062	QinQZ 2021-8-9 16:44
预览 [其他]在vivado中写中文备注输入法报错	15776571968 2021-8-7	15140	QinQZ 2021-8-9 10:25
预览 [ALTERA]verilog中wire与reg类型的区别	wuhongzhen 2021-8-8	04797	wuhongzhen 2021-8-8 15:42
预览 [XILINX]领航者，内存的位数选择影响SDK的仿真？	sharkpepper 2021-8-7	05550	sharkpepper 2021-8-7 15:08
预览 [XILINX]zynq 7020 Debug与固化程序跑出来结果不一致	ppb 2021-8-3	26749	helloqds 2021-8-5 11:48
预览 [XILINX]IEEE 754浮点数计算为什么会出现无穷大？？	zdyzILS 2020-8-21	810643	sam2019 2021-8-4 21:22
预览 [XILINX]ubuntu下，vivado“launch sdk”Application Exception: Not found in path: xsdk	lihengsheng123 2021-8-3	17216	正点原子 2021-8-4 02:15
预览 [XILINX]关于ZYNQ PS端 SPI 的使用	side8666 2021-8-3	17241	正点原子 2021-8-4 02:15
预览 [XILINX]FPGA，ZYNQ中第十五章基于 BRAM 的 PS和 PL 的数据交互疑问	side8666 2021-8-2	57656	side8666 2021-8-3 11:49
预览 [XILINX]关于达芬奇开发板教程的问题	叫我大表哥 2021-7-29	55454	叫我大表哥 2021-8-3 09:14
预览学STM32,ARM9,FPGA，哪个有钱途？	jiangyy 2018-11-5	2724515	呃呃可 2021-7-31 21:47
预览 [ALTERA]关于FPGA频率计门信号同步的疑问	爷来了 2020-3-20	67598	Z87 2021-7-31 12:58
预览 [其他]【超级干货】FPGA设计流程及原理	智能物联研习社 2021-7-30	14774	Z87 2021-7-31 12:57
预览 [XILINX]关于ZYNQ系列的FPGA用作波形发生器的问题	tommyhappy 2020-11-16	37453	elmxiaofan 2021-7-28 21:05
预览 [其他]microblaze里怎么用spi控制dac的spi接口啊！头大了！	hawkgreen 2021-7-15	37827	hawkgreen 2021-7-28 10:15
预览 [XILINX]请问vivado编译的时候优化策略改为速度，不在乎面积。请问在哪里设置的？	飞过漠北的蓝天 2021-7-27	15500	正点原子 2021-7-28 01:54
预览 [XILINX]zynq 7020以太网初始化找不到phy	ziqiao 2021-7-14	79381	ziqiao 2021-7-26 15:15
预览 [ALTERA]求助编译可以过但是仿真报错	不毕业不改名 2021-7-23	16628	QinQZ 2021-7-25 09:08
预览 [XILINX]麻烦帮我看看我这个4选1多路选择器哪里错了	fusheng666 2021-7-23	48007	QinQZ 2021-7-25 09:07

1 ... 34 35 36 373839 40 41 42 ... 81 / 81 页下一页

帐号		自动登录	找回密码
密码			立即注册

正点原子FPGA 今日: 0|主题: 4041|排名: 3

原子哥极力推荐 /2