OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (47)

正点原子FPGA 今日: 0|主题: 4282|排名: 3 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
预览 [XILINX]求教各位大神GTP硬件引脚分配 L1024333580 2022-6-6 04846 L1024333580 2022-6-6 16:59
悬赏 预览 [其他]imx6ULL裸机实验,程序烧录到TF卡 新人帖 qiaobangzhu121 2021-2-11 210910 QinQZ 2022-6-6 10:53
悬赏 预览 [XILINX]Dynamic Clock设置为480*272模式下无法正确输出时钟 新人帖 attach_img ganyunhan 2022-6-3 15644 QinQZ 2022-6-6 10:50
已解决 预览 [其他]达芬奇开发板DDR3实验添加MIG IP核失败 attach_img a614922411 2022-5-14 34313 a614922411 2022-6-4 20:06
预览 [ALTERA]开拓者开发板oscp示波器实验界面异常,有人出现过吗? 新人帖 attach_img fuyunliushuizjf 2022-6-2 46050 QinQZ 2022-6-2 16:52
悬赏 预览 [XILINX]低功耗、高抗干扰VK2C23A/B 点阵式存储映射 56SEGx4COM LCD液晶驱动IC attach_img 果芒DB 2022-6-1 05441 果芒DB 2022-6-1 14:43
已解决 预览 [XILINX]Artix-7核心板硬件设计相关技术支持 新人帖 KooLee 2022-5-22 25744 KooLee 2022-6-1 14:21
已解决 预览 [ALTERA]ModelSim手动仿真出现这个错误 attach_img 头发 2022-5-31 44762 A571157242 2022-6-1 09:39
悬赏 预览 [XILINX]vavido2020.2仿真simulation过一会就闪退 QMSTAR 2022-5-28 14089 QinQZ 2022-6-1 09:29
悬赏 预览 [其他]FPGA达芬奇Pro DDR3读写问题 新人帖 attach_img 18187151461 2022-5-31 46417 arm51avr 2022-6-1 08:10
已解决 预览 [ALTERA]这个编译警告怎么解决 Quartus 18.0 头发 2022-5-28 33856 头发 2022-5-31 20:48
悬赏 预览 [ALTERA]modelsim仿真运行但是一直没有数据 attach_img 刘王村 2020-10-16 411563 myth1218 2022-5-30 00:21
悬赏 预览 [ALTERA]FPGA AD采集矩形波 出现的波形不理想 attach_img lidada111 2022-5-26 25888 Percy123 2022-5-28 20:37
预览 [XILINX]Petalinux版本升级到最新版本如何实现? 新人帖 fwp728 2022-5-25 13080 QinQZ 2022-5-25 14:00
悬赏 预览 [XILINX]神通过大的网友们,谁有Model Composer的license呀? hawkgreen 2022-5-16 26475 arm51avr 2022-5-22 13:37
已解决 预览 [XILINX]PL写入BRAM数据地址错位问题 attach_img youzhisan 2022-5-3 26470 youzhisan 2022-5-22 00:28
已解决 预览 [XILINX]Zynq AXI GPIO中断裸机与ILA调试问题 youzhisan 2022-4-16 36982 youzhisan 2022-5-22 00:27
悬赏 预览 [XILINX]关于摄像头调试OV5640显示输出问题, ayong 2022-5-21 15990 QinQZ 2022-5-21 15:02
悬赏 预览 [XILINX]用ZYNQ实现车牌识别,大伙有什么思路吗 CJC529 2022-5-19 14652 正点原子 2022-5-21 01:18
悬赏 预览 [XILINX]基于udp的LWIP_TFTP_Server提速 会飞的企鹅1 2022-5-17 25660 arm51avr 2022-5-19 19:00
悬赏 预览 [ALTERA]quartus prime lite edition问题 opsd999 2022-5-17 14293 正点原子 2022-5-18 22:00
已解决 预览 [XILINX]MIG操作的DDR与PS操作的DDR在物理上是不是同一个DDR芯片? 281638360 2022-5-16 15649 arm51avr 2022-5-17 19:38
预览 [ALTERA]基于FPGA的SD卡的VGA显示图片实验 新人帖 外文 2021-3-28 49234 学习者a 2022-5-17 14:27
已解决 预览 [XILINX]请问AXIGPIO如何既做输入也做输出? attach_img 13703224964 2022-5-16 25487 正点原子 2022-5-17 01:36
已解决 预览 [XILINX]AXI总线上IO口的中断求助,设置输出位会直接进入中断 attach_img dai410257573 2022-5-11 66038 arm51avr 2022-5-16 21:42
已解决 预览 [ALTERA]Verilog测量输入信号脉宽的方法 attach_img 15125413637 2020-7-1 1011872 jshzp 2022-5-16 08:56
已解决 预览 [XILINX]使用领航者编译内核时报错,不能make target 新人帖 zdchl 2022-5-15 25048 zdchl 2022-5-15 15:29
预览 [ALTERA]问一下这个fpga程序中改了芯片,然后引脚要怎么改? 新人帖 attach_img 1502466221 2022-5-9 15280 QinQZ 2022-5-12 09:08
悬赏 预览 [XILINX]想实现DVI视频信号的采集核存储,特来求助大佬 kaka001 2022-5-7 56321 QinQZ 2022-5-11 09:21
悬赏 预览 [XILINX]请教一下,有没有开源的图像处理ISP ayong 2022-4-12 36623 ayong 2022-5-10 17:34
已解决 预览 [XILINX]vivado给zynq下载程序只能使用xilinx的仿真器么,用普通的ARM j-Link行不行 新人帖 kdl123456 2022-4-18 66913 QinQZ 2022-5-9 14:30
悬赏 预览 [XILINX]vitis与ila联合调试冲突的问题 新人帖 gyrsd123 2022-5-7 15540 QinQZ 2022-5-9 14:29
预览 [ALTERA]FPGA时序约束分享03_input delay约束 attach_img ming654298 2022-5-9 06325 ming654298 2022-5-9 10:31
预览 [XILINX]ERROR: Failed to source bitbake 怎么解决? 新人帖 tony1212 2022-5-7 14279 QinQZ 2022-5-7 14:17
预览 2019FPGA就业竞争与指导 attachment fpgayang 2018-11-22 18290 新手10086 2022-5-6 09:22
悬赏 预览 [ALTERA]vivado中的FIFO32位数字位宽转8位数字位宽输出 新人帖 lidada111 2022-4-25 56231 arm51avr 2022-5-5 23:47
已解决 预览 [XILINX]ZYNQ的摄像头在PL端,怎么通过HDMI接口输出呢? CJC529 2022-5-4 46100 QinQZ 2022-5-5 11:15
已解决 预览 [XILINX]正点原子FPGA第23章中AD9280的输出是怎么算出来的 新人帖 attach_img 甜傻白 2021-6-21 713192 13118075280 2022-5-3 15:52
已解决 预览 [XILINX]PYNQ相关,pip pynq-atk 报错,求助 新人帖 attach_img NIIICE 2020-10-24 913727 jimgo 2022-5-2 16:14
预览 [ALTERA]FPGA中用完DSP后直接使用乘法*符号 zeyl01 2022-4-29 46298 zeyl01 2022-5-1 00:17
预览 [其他]基于高速AD/DA模块的示波器实验 新人帖 a2770389 2022-4-30 25926 a2770389 2022-4-30 21:11
悬赏 预览 [ALTERA]群主好希望能做个lvds教程包括verilog,和nios,继续支持原子 新人帖 f303177341 2020-2-15 411986 arm51avr 2022-4-30 08:09
悬赏 预览 [XILINX]诺瓦MSD300 fpga与千兆以太网的连接 gkbb 2021-10-22 15740 arm51avr 2022-4-30 08:03
已解决 预览 [ALTERA]RTL图疑惑,代码与RTL图数据不吻合,求解惑。。。 attach_img 芝士榴莲蛋糕 2021-10-20 77328 arm51avr 2022-4-30 08:00
已解决 预览 [XILINX]缓存设置函数Xil_SetTlbAttributes中参数attrib的具体含义 小笨蛋 2021-11-5 14463 arm51avr 2022-4-30 07:51
已解决 预览 [XILINX]如何强制关闭以太网口自协商功能,同时规定网口通信速率(如何通过配置PHY芯片实现) 全频带阻塞干扰 2021-11-6 26908 arm51avr 2022-4-30 07:47
悬赏 预览 [XILINX]FPGA下载时候失败,怎么解决? attach_img wyn1314 2021-11-29 26565 arm51avr 2022-4-30 07:43
已解决 预览 [XILINX]关于ZYNQ相同封装替换问题 attach_img lovesong 2021-11-18 26715 arm51avr 2022-4-30 07:40
已解决 预览 [XILINX]vivado写程序界面如何返回到上一次光标位置 新人帖 幽蓝巷 2021-11-12 36392 arm51avr 2022-4-30 07:36
已解决 预览 [XILINX]zynq7020 嵌入式裸机程序SDK编译器有设置代码优化等级的地方吗? attach_img cj0220 2021-12-9 15133 arm51avr 2022-4-30 07:32
下一页 »
关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-11-4 09:12

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块