OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (45)

正点原子FPGA 今日: 0|主题: 4141|排名: 36 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
已解决 预览 [XILINX]关于ZYNQ相同封装替换问题 attach_img lovesong 2021-11-18 25966 arm51avr 2022-4-30 07:40
已解决 预览 [XILINX]vivado写程序界面如何返回到上一次光标位置 新人帖 幽蓝巷 2021-11-12 35500 arm51avr 2022-4-30 07:36
已解决 预览 [XILINX]zynq7020 嵌入式裸机程序SDK编译器有设置代码优化等级的地方吗? attach_img cj0220 2021-12-9 14753 arm51avr 2022-4-30 07:32
已解决 预览 [XILINX]启明星zynq7020如何将嵌入式的freertos程序固化置flash attach_img cj0220 2021-10-5 56706 arm51avr 2022-4-30 07:30
已解决 预览 [XILINX]Xilinx SDK打开hdf报错如何解决? 新人帖 attach_img 121asdf 2021-11-16 35823 arm51avr 2022-4-30 07:25
悬赏 预览 [XILINX]zynq复位异常,PS和PL都无法启动 lijack 2021-12-2 15339 arm51avr 2022-4-30 07:22
已解决 预览 [ALTERA]一个简单的计数器,仿真竟然会自己停掉(时间设置充足),求大家帮看下这是为什么,如图 attach_img WGW123 2021-12-13 45949 arm51avr 2022-4-30 07:17
已解决 预览 [XILINX]用FPGA自己生成的软核,移植LwIP协议,有玩过的吗? 新人帖 xiangbinbin173 2020-3-4 711559 arm51avr 2022-4-30 07:10
悬赏 预览 [XILINX]10G Ethernet subsystem IP核例程 新人帖 河在路边走 2021-12-28 15362 arm51avr 2022-4-30 07:06
已解决 预览 [XILINX]请问在xilinx FPGA芯片内如果有一个来自内部IP的生成时钟信号我想将这个信号滞后90°在不修改IP的情况下,该如何实现? attachment 飞过漠北的蓝天 2022-2-14 45730 arm51avr 2022-4-30 06:53
已解决 预览 [XILINX]接了一个项目,是使用屏幕连接板子,达到屏幕控制设备的目的 CharlesHsu 2022-1-8 36171 arm51avr 2022-4-30 06:43
悬赏 预览 [XILINX]求一份xilinx 的pcie带仿真的工程 飞过漠北的蓝天 2022-1-24 25725 arm51avr 2022-4-30 06:36
已解决 预览 [其他]关于边沿检测方法的一点困惑 xsmingerfan 2022-2-27 25147 arm51avr 2022-4-30 06:34
悬赏 预览 [XILINX]求个大佬帮做ZYNQ7020与DAC8563的SPI通信数据传输,有偿可私聊 新人帖 attachment 20220415 2022-4-15 25287 arm51avr 2022-4-30 06:21
悬赏 预览 [其他]FPGA JTAG不能热拔插,是否可以做个隔离小板来解决? H一程 2022-3-11 45473 arm51avr 2022-4-30 06:09
悬赏 预览 [XILINX]FPGA Atrix-7核心板示波器设计 新人帖 hhanshichui 2022-3-11 15029 arm51avr 2022-4-30 06:02
悬赏 预览 [XILINX]关于空白的qspi-falsh无法启动,有什么方法可以解决吗? lijack 2022-3-30 65525 arm51avr 2022-4-30 06:01
已解决 预览 [XILINX]A7 pro板子。 lwip协议 。。。 流逝XX 2022-3-28 65539 arm51avr 2022-4-30 05:51
悬赏 预览 [XILINX]自定义IP核在run implementation的时候出错 新人帖 attach_img nudtwen 2022-4-2 65208 arm51avr 2022-4-30 05:45
悬赏 预览 [ALTERA]求助,VL53L0X使用FPGA控制 新人帖 openopenxx 2020-7-1 410211 arm51avr 2022-4-30 05:40
悬赏 预览 [XILINX]关于领航者不接配套的触摸屏,就会导致 kernel 启动失败的问题 新人帖 awander 2022-4-9 14954 arm51avr 2022-4-30 05:35
已解决 预览 [XILINX]求助用vivado逻辑分析仪的问题 attach_img Alone_ 2022-4-11 34795 arm51avr 2022-4-30 05:32
悬赏 预览 [XILINX]ZYNQ中的两个CPU可以同时对串口数据进行中断接收吗 captainhn 2022-4-10 95665 arm51avr 2022-4-30 05:21
悬赏 预览 [XILINX]轮询模式下,zynq的spi通信,SpiPs_Send 无法跳出 attach_img baifan 2022-4-13 25333 arm51avr 2022-4-30 05:08
悬赏 预览 [XILINX]Place 30-764和Place 30-99 这两个问题怎么解决啊? 新人帖 VVSpecialJoeVV 2022-4-18 23298 arm51avr 2022-4-30 04:54
已解决 预览 [XILINX]XC7S75-1FGGA484C MRCC时钟最高频率为多少Mhz 撑好 2022-4-12 35129 arm51avr 2022-4-30 04:48
悬赏 预览 [XILINX]达芬奇A7软核跑lwip网络资源不够,有解决方法吗 新人帖 yannanfei 2022-4-24 34438 yannanfei 2022-4-27 16:14
已解决 预览 [XILINX]打开示例工程报错请求大佬帮助 新人帖 attach_img heihea 2022-3-29 35193 heihea 2022-4-27 11:32
已解决 预览 [ALTERA]开拓者LCD显示实验 如何用RGB3位识别显示屏类型 新人帖 attach_img chongaxiaoliu 2022-3-26 35461 chongaxiaoliu 2022-4-27 10:57
悬赏 预览 [XILINX]求助:单口RAMwea为低时不能正确读出数据??? 新人帖 attach_img qingxiangwang 2022-4-25 34666 LISA2021 2022-4-27 09:17
已解决 预览 [ALTERA]关于nios上运行ucosii的问题 新人帖 attach_img giao123 2022-4-24 54745 QinQZ 2022-4-26 09:04
预览 [ALTERA]FPGA RAM IP核里面的数据会被覆盖么?? 2325 2022-4-24 14566 hehaiming 2022-4-25 13:35
已解决 预览 [XILINX]Vivado2018.3打开SDK会报错,重装Vivado仍报错 新人帖 attach_img wangzhan1999 2022-4-13 65338 wangzhan1999 2022-4-24 16:29
悬赏 预览 请问有玩过3200的大神吗,由于代码中有的pa0pa1pa2pa3口在我原来的程序中被调用了,转而用其他的口就不能颜色识别了 新人帖 是草莓呀 2019-8-8 36872 whchenggang 2022-4-24 08:57
已解决 预览 [XILINX]学习ZYNQ大伙有没有推荐的书籍参考学习? CJC529 2022-4-20 24694 CJC529 2022-4-22 13:21
预览 [XILINX]请问赛灵思SDK里面进行调试的时候,程序在DATAABORT函数处卡死,如何定位卡死之前的位置 captainhn 2022-4-20 45171 captainhn 2022-4-20 20:32
悬赏 预览 [ALTERA]新手小白不理解输入信号捕获问题 chenweigang 2022-4-19 24843 QinQZ 2022-4-20 17:16
预览 [其他]PCIE XDMA IP核介绍(附列表)-明德扬科教(mdy-edu.com) attach_img ming654298 2022-4-20 05017 ming654298 2022-4-20 14:56
悬赏 预览 [XILINX]关于hls图像处理算法ip核在vivado中综合出现时序违约问题,领航者v2开发板 新人帖 attach_img dgyfc 2022-4-19 25101 QinQZ 2022-4-20 14:30
已解决 预览 [XILINX]ZYNQ怎么开启PS串口的硬件流控? passby 2022-4-18 44977 passby 2022-4-20 07:57
预览 [ALTERA]新起点FPGA---HDMI程序测试 新人帖 红烧大土豆 2022-4-17 44885 QinQZ 2022-4-19 09:03
预览 [ALTERA]FPGA的PLL倍频最大能到多少 新人帖 古思成 2022-4-18 03736 古思成 2022-4-18 23:04
预览 [其他]PCIE项目中AXI4 IP核例化详解 ming654298 2022-4-18 05612 ming654298 2022-4-18 11:12
预览 [ALTERA]SD卡+FPGA+SDRAM已经成功点亮HD的屏。。。 attach_img playboy840325 2020-10-14 910207 playboy840325 2022-4-18 11:08
悬赏 预览 [XILINX]XILINX SDK怎么在工程添加源文件 attachment dddggg 2022-4-16 65168 QinQZ 2022-4-18 09:01
已解决 预览 [XILINX]ZYNQ7010 与DAC采用SPI通信,仿真没有问题,但上板后没有输出时钟 新人帖 attach_img xt1030 2021-7-11 99939 20220415 2022-4-16 22:12
已解决 预览 [XILINX]ZYNQ的SDK开发指南UART在哪初始化的? dddggg 2022-4-15 45059 QinQZ 2022-4-16 13:55
预览 [ALTERA]RAM IP核 中存放的数据被读取以后,会在RAM中自动被擦除么?? 2325 2022-4-15 14263 QinQZ 2022-4-16 09:46
预览 [XILINX]《领航者ZYNQ之FPGA开发指南 V2.0》第二十九章 双路高速AD实验 attach_img 正点原子运营 2021-12-2 36206 heyangfengyue 2022-4-15 12:20
预览 [ALTERA]请问原子哥,Pin Planner中I/O Standard的电压值需要设置吗? attach_img 天天mdk 2022-4-8 25463 天天mdk 2022-4-14 17:02
下一页 »
关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-4-5 02:31

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块