OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (47)

正点原子FPGA 今日: 0|主题: 4261|排名: 3 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
悬赏 预览 [XILINX]打开正点原子ZYNQ_领航板的RGB_TFT例程报错 新人帖 attach_img fanqige 2022-3-19 35897 fanqige 2022-3-30 16:30
已解决 预览 [XILINX]ise 生成ip核失败,无法找到ieee库? 新人帖 ccxr 2022-3-26 45742 ccxr 2022-3-30 15:14
预览 [ALTERA]开拓者开发板AD采集实验,原理图问题求大佬解答 新人帖 attach_img 2325 2022-3-29 55618 2325 2022-3-30 10:48
预览 [XILINX]Vavido2018.3软件打开即提示报错,具体如图 新人帖 attach_img fanqige 2022-3-23 35793 QinQZ 2022-3-30 09:34
预览 [XILINX]《领航者ZYNQ之嵌入式Linux开发指南_V2.0》第四十二章 Linux misc驱动 正点原子运营 2022-3-29 06220 正点原子运营 2022-3-29 16:53
预览 [ALTERA]FPGA调试技巧01_错误类型及定位思路 ming654298 2022-3-29 05385 ming654298 2022-3-29 10:58
预览 [XILINX]《领航者ZYNQ之FPGA开发指南 V2.0》第三十章 IO扩展模块实验 attach_img 正点原子运营 2021-12-2 17299 初学者01 2022-3-27 22:02
已解决 预览 [其他]请问有什么方法可以让pcie的资源占用少一些吗 新人帖 xcrdyan 2022-3-26 15133 鑫梦 2022-3-26 10:58
预览 [XILINX]vivado License导入不成功的原因及解决办法 新人帖 passby 2021-6-20 110715 songhexin8 2022-3-26 00:51
悬赏 预览 [其他]求助 Artix-7 PHY芯片类型为RTL8211FD 新人帖 attach_img RichardoML 2022-3-24 35818 RichardoML 2022-3-25 16:10
悬赏 预览 [XILINX]新手求助,多个代码文件的情况下ILA生成的代码应该放哪 a614922411 2022-3-22 25203 a614922411 2022-3-24 15:30
预览 [XILINX]《领航者ZYNQ之FPGA开发指南 V2.0》第四十章 LED驱动实验 正点原子运营 2022-3-23 06635 正点原子运营 2022-3-23 18:29
预览 [XILINX]《领航者ZYNQ之嵌入式Linux开发指南_V2.0》第三十九章 驱动之LED 正点原子运营 2022-3-23 05077 正点原子运营 2022-3-23 18:26
预览 [其他]第二章 FPGA知识大串讲02_知识串联 attach_img ming654298 2022-3-23 25687 ming654298 2022-3-23 15:59
悬赏 预览 [XILINX]有关于领航者v2板子上rs485的问题 新人帖 huan3719 2022-3-21 85624 Tlava 2022-3-22 10:56
已解决 预览 [其他]reg[ 7:0]RAM[2**9:0]是什么意思 sunyb 2022-3-21 25069 QinQZ 2022-3-22 09:27
预览 [XILINX]《领航者ZYNQ之嵌入式Linux开发指南_V2.0》第三十八章 platform驱动 正点原子运营 2022-3-21 05467 正点原子运营 2022-3-21 15:26
预览 [XILINX]《领航者ZYNQ之嵌入式Linux开发指南_V2.0》第三十七章 platform驱动 正点原子运营 2022-3-21 06079 正点原子运营 2022-3-21 15:19
预览 [ALTERA]第一章 FPGA知识大串讲01_学习误区 attach_img ming654298 2022-3-21 05711 ming654298 2022-3-21 15:15
已解决 预览 [ALTERA]请教原子哥关于nCEO为什么要改为regular pin的问题 天天mdk 2022-3-18 25007 天天mdk 2022-3-21 13:53
预览 [XILINX]【正点原子产品资料】达芬奇A7开发板资料下载和技术讨论链接 attach_img 正点原子运营 2020-8-7 1931409 QinQZ 2022-3-21 10:39
已解决 预览 [XILINX]SDK开发指南第十八章DMA试验中内存最大容量和模式的疑问 hawkgreen 2022-2-28 35240 QinQZ 2022-3-19 09:27
预览 [XILINX]FPGA图像显示有噪点 attach_img Glroia 2022-3-15 25156 QinQZ 2022-3-16 18:26
已解决 预览 [其他]赋值语句左右两边是同一个变量 新人帖 sunyb 2022-3-16 14885 QinQZ 2022-3-16 18:22
预览 [ALTERA]【正点原子产品资料】新起点V2 FPGA开发板资料下载和技术讨论链接 attach_img 正点原子运营 2021-7-27 326893 QinQZ 2022-3-16 18:22
预览 [ALTERA]FPGA时序约束分享01_约束四大步骤 attach_img ming654298 2022-3-16 05521 ming654298 2022-3-16 16:38
预览 [其他]lattice DDR3 IP核使用调试分享 attach_img ming654298 2022-3-16 05134 ming654298 2022-3-16 11:08
已解决 预览 [其他]AXI InterConnected资源分析 新人帖 yehjio 2022-3-15 24898 QinQZ 2022-3-16 09:48
已解决 预览 [XILINX]PL传少量数据PS的最简方法 captainhn 2022-3-15 24806 QinQZ 2022-3-16 09:44
已解决 预览 [XILINX]PL端接收传感器数据通过BRAM由PS端读出 captainhn 2022-3-15 34832 QinQZ 2022-3-16 09:23
已解决 预览 [ALTERA]在FPGA中,希望从3KHz+20KHz的信号中,滤除20KHz的信号,请问在FIR IP核中系数如何设置 新人帖 咩咩咩111 2022-2-9 25642 wanlang 2022-3-15 13:02
悬赏 预览 [ALTERA]FPGA中一路晶振使用多个PLL的问题 新人帖 zeyl01 2022-3-7 35194 wanlang 2022-3-15 13:01
悬赏 预览 [其他]vivado的xdc文件中current_design的作用 xsmingerfan 2022-3-14 35125 xsmingerfan 2022-3-15 10:52
已解决 预览 [ALTERA]Verilog编程实现对数据排列组合 attach_img LJY344500 2022-3-14 36036 QinQZ 2022-3-15 09:11
悬赏 预览 [XILINX]串口打不开zynq上的linux系统 新人帖 light34 2022-3-9 55313 QinQZ 2022-3-10 15:25
已解决 预览 [其他]原子哥PFGA S6视频中FIFO配置问题 attach_img phxiao123 2022-3-10 34092 phxiao123 2022-3-10 14:50
已解决 预览 [XILINX]显示200x200图像时,图片发生错位 新人帖 attach_img 时钟激荡 2022-2-20 35176 QinQZ 2022-3-9 09:23
已解决 预览 [XILINX]自定义IP核实验中遇到的问题 刘王村 2022-2-14 45304 QinQZ 2022-3-9 09:21
预览 [其他]FPGA设计实用分享02 之 XILINX的可参数化FIFO attach_img ming654298 2022-3-7 05678 ming654298 2022-3-7 14:48
已解决 预览 [其他]HDMI的dvi_encoder延时的作用 attachment xsmingerfan 2022-3-5 24918 QinQZ 2022-3-7 13:55
预览 [XILINX]双目ov5640 新人帖 guangfpga 2022-3-5 14889 QinQZ 2022-3-7 13:54
预览 [ALTERA]WM8978录音机实验 aar 2022-3-5 14196 QinQZ 2022-3-7 13:53
预览 [XILINX]FPGA,打开A盘提供的例程,为什么出现警告【Constraints 18-5210】 No constraints selected for write. 新人帖 openebv 2022-3-2 66305 QinQZ 2022-3-5 13:39
已解决 预览 [XILINX]关于DATA FIFO和DMA的问题 youzhisan 2022-3-1 45097 youzhisan 2022-3-5 13:21
悬赏 预览 [ALTERA]Logisim EV如何调用Quartus或vivado工具生成硬件码流? attach_img JamesYork186 2022-3-4 35842 JamesYork186 2022-3-4 22:06
预览 [ALTERA]WM8978录音机实验 新人帖 aar 2022-3-2 25002 aar 2022-3-3 14:13
预览 [ALTERA]FPGA千兆以太网项目课程案例分享 mdyfpga002 2022-3-3 15187 ChenRyan 2022-3-3 10:45
预览 [XILINX]xilinx fpga基础入门教程资料分享【明德扬官方原版】 attachment mdyfpga002 2021-12-14 66707 mdyfpga002 2022-3-3 10:32
预览 [其他]verilog程序问题,十进制可逆计数器 18525467300 2022-3-1 25345 helloqds 2022-3-3 09:51
预览 [ALTERA]FPGA-SDRAM接口设计技巧分享 mdyfpga002 2022-3-2 13958 ChenRyan 2022-3-2 14:38
下一页 »
关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-10-12 09:50

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块