急！如何缩点Cyclone IV系统上电与程序执行之间的时间间隔？

XKSYS

问题简述：如何以最小代价缩短FPGA上电到程序运行之间的时间？
问题详述：现在做项目遇到问题，在系统上电后直到程序开始执行这段时间中，fpga引脚电平异常（因为只是核心上电，程序还没有开始执行？），最终最终导致io电平异常，系统动作出错，现在希望能找到一种不需要改动硬件的方案，实现最大化程度上缩短引脚电平不受控的时间。

QinQZ

看能不能控制上电顺序，先让FPGA芯片上电，其它系统等FPGA启动完成后再上电