OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3553|回复: 2

[ALTERA] 请教一个小白问题。任意一个软件里面的可视化元件,都可以直接编译吗?

[复制链接]

53

主题

145

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
347
金钱
347
注册时间
2015-5-2
在线时间
23 小时
发表于 2022-8-8 21:48:46 | 显示全部楼层 |阅读模式
1金钱
请教一个小白问题。任意一个软件里面的可视化元件,都可以直接编译吗?
比如我就放几个与非门,都可以跑机吗?


正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2022-8-9 14:30:29 | 显示全部楼层
啥意思?FPGA一般都是通过编写Verilog代码来实现
回复

使用道具 举报

53

主题

145

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
347
金钱
347
注册时间
2015-5-2
在线时间
23 小时
 楼主| 发表于 2022-8-9 18:35:39 | 显示全部楼层
QinQZ 发表于 2022-8-9 14:30
啥意思?FPGA一般都是通过编写Verilog代码来实现

我的意思是用verilog类的组件用原理图连到一块。然后编译。能用吗?
比如一个累加器ALU,是否在编译后还要连接一个硬件的加法器?还是说
通过verilog的软件,都可以在FPGA里面自动生成一个累加单元,然后就直接跑程序了?
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 02:33

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表