OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (45)

正点原子FPGA 今日: 0|主题: 4210|排名: 41 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
预览 [ALTERA]新起点FPGA之colorbar时序分析总结 attach_img 1289251272 2021-9-19 05044 1289251272 2021-9-19 10:39
已解决 预览 [ALTERA]SignalTap 的一些问题,那里看里面的时间单位是多少? attach_img 1289251272 2021-9-18 15560 QinQZ 2021-9-18 11:40
悬赏 预览 [XILINX]以太网UDP怎么经过DDR3进行环回测试 attach_img Jianchang 2021-9-18 05351 Jianchang 2021-9-18 09:21
悬赏 预览 [XILINX]在进行AXI GPIO 按键中断控制LED灯实验中,关于vivado模块自动化的问题行自动化的时候,vivado会更改我所设置的模块参数 新人帖 attach_img wjn40 2021-9-17 26061 QinQZ 2021-9-17 17:04
悬赏 预览 [ALTERA]nios2 cpu复位向量只想SDRAM可以正常执行,指向EPCS不能下载? 求助各位大神啊 attach_img DontBACK 2020-4-18 312333 517806986 2021-9-17 09:57
已解决 预览 [XILINX]zynq7010 gpio速度问题请求帮助 新人帖 suitaotao 2021-6-2 29817 hehaiming 2021-9-15 15:37
预览 [XILINX]【正点原子产品资料】启明星(V2)ZYNQ开发板资料下载和技术讨论链接 attach_img 正点原子运营 2021-9-15 027218 正点原子运营 2021-9-15 11:11
悬赏 预览 [ALTERA]关于fifo的最高速度的提问 rert4 2021-9-13 04988 rert4 2021-9-13 23:25
预览 [XILINX]【正点原子FPGA连载】第二十六章 V7725摄像头Sobel边缘检测--摘自【正点原子】领航者ZYNQ之嵌入式开发指南_V1.2 attach_img 正点原子运营 2020-9-11 16883 zxc100105 2021-9-13 21:23
预览 [其他]Verilog 的移位拼接操作,不能成功 bcSTM32 2021-5-30 47189 MY40130064 2021-9-13 14:59
悬赏 预览 [XILINX]zynq7020 uboot无法跳转到linux MasterSU 2021-9-3 58179 鑫梦 2021-9-10 09:26
悬赏 预览 [其他]关于 ov5640 的数字识别实验有个问题想不通 新人帖 超大红细胞 2021-9-9 36134 932904676xy 2021-9-10 09:11
已解决 预览 [XILINX]ZYNQ 上移植LWIP和 UCOSIII 请教 新人帖 attachment zzh8228 2021-7-29 58983 lyhk 2021-9-8 16:37
已解决 预览 [ALTERA]NIOS II 软核怎么控制FPGA芯片的引脚? 爱上在路上 2021-9-2 47348 爱上在路上 2021-9-3 14:33
悬赏 预览 [XILINX]zynq Linux boot启动内核无法成功 attach_img tttt11 2021-7-21 39442 鑫梦 2021-9-3 14:18
预览 [XILINX]SD卡启动失败,串口没反应,为什么? 新人帖 tangcc 2021-6-22 27219 MasterSU 2021-9-3 09:00
预览 [其他]FPGA新起点开发板——静态数码管显示 伍湘1113 2021-9-1 35592 jiuyue 2021-9-2 17:33
悬赏 预览 [其他]FPGA的PinPlanner引脚配置 新人帖 伍湘1113 2021-8-31 28631 QinQZ 2021-9-2 09:27
悬赏 预览 [ALTERA]请大家给个开拓者测量频率的思路 HerryZ 2021-8-28 69963 HerryZ 2021-8-31 21:19
悬赏 预览 [ALTERA]【新人求助】ip_ram实验仿真,读数据是一条红线 新人帖 枫筠 2021-8-30 27039 QinQZ 2021-8-31 09:09
悬赏 预览 [XILINX]INFO: rcu_preempt detected stalls on CPUs/tasks lihengsheng123 2021-8-30 07452 lihengsheng123 2021-8-30 18:50
已解决 预览 [ALTERA]使用CPLD如何采集异步信号 15125413637 2020-10-10 813593 15125413637 2021-8-30 16:53
已解决 预览 [ALTERA]如何使用FPGA实现CAN通信呢? 3355AACC 2020-7-10 612335 zml13917492379 2021-8-30 15:19
预览 [XILINX]Aritex7 差分IO实现LVDS LCD的驱动 新人帖 attachment Winkawaks 2021-8-28 16083 QinQZ 2021-8-30 08:57
悬赏 预览 [ALTERA]quartus嵌入的eclipse导入项目后报错 新人帖 hdzj 2021-8-27 07910 hdzj 2021-8-27 15:55
预览 [其他]钩子函数:……为啥非要12个字 tutuSTM32 2021-8-26 05477 tutuSTM32 2021-8-26 19:14
已解决 预览 [其他]FPGA开发板互连的硬件实现 新人帖 xara 2021-8-23 47672 xara 2021-8-26 16:23
已解决 预览 [其他]DDR3内存哪些部分我可以用,哪些部分被系统占用? hawkgreen 2021-8-19 37602 hawkgreen 2021-8-26 10:40
预览 [ALTERA]【正点原子产品资料】开拓者FPGA开发板资料下载和技术讨论链接 attach_img heatlevel  ...2 原子哥 2018-10-21 51245774 HalseyZhong 2021-8-25 23:37
悬赏 预览 [ALTERA]FFT FIR等IP核破解方法 新人帖 XTQ 2021-4-24 313086 混天四绝 2021-8-25 10:19
已解决 预览 [ALTERA]关于入门FPGA的仿真的几个问题 新人帖 attach_img 1289251272 2021-8-19 1110386 1289251272 2021-8-24 16:09
悬赏 预览 [ALTERA]verilog怎么实现浮点和定点数乘法计算? jshzp 2021-8-23 07575 jshzp 2021-8-23 21:33
预览 [ALTERA]FPGA新起点之seg_led_dynamic总结 attach_img 1289251272 2021-8-23 26650 1289251272 2021-8-23 15:15
悬赏 预览 时序约束?这警告怎么解决? MY40130064 2019-2-22 49297 MY40130064 2021-8-23 14:08
已解决 预览 [ALTERA]Quartus之Pin Planner老是出现几个不知道的信号 attach_img 1289251272 2021-8-22 27903 QinQZ 2021-8-23 09:05
预览 [ALTERA]FPGA新起点之touch_led学习总结 attach_img 1289251272 2021-8-22 05771 1289251272 2021-8-22 13:40
预览 [ALTERA]新起点FPGA之top_key_beep学习 attach_img 1289251272 2021-8-21 15635 1289251272 2021-8-22 02:09
预览 [ALTERA]Quartus SignalTap使用之Invalid啥啥啥问题 1289251272 2021-8-22 04063 1289251272 2021-8-22 01:18
悬赏 预览 [ALTERA]新起点FPGA之top_key_beep仿真问题 attach_img 1289251272 2021-8-21 28275 1289251272 2021-8-22 00:37
预览 [ALTERA]初学FPGA之新起点led_key学习总结 attach_img 1289251272 2021-8-20 36456 1289251272 2021-8-21 18:08
已解决 预览 [ALTERA]FPGA之key_led仿真问题,FPGA之key_led仿真问题 attach_img 1289251272 2021-8-20 38249 1289251272 2021-8-21 17:30
预览 [ALTERA]关于latch产生和避免的方法 wuhongzhen 2021-8-20 15951 QinQZ 2021-8-21 10:31
预览 [ALTERA]latch锁存出现的原因和解决办法 wuhongzhen 2021-8-19 15505 wuhongzhen 2021-8-20 00:02
已解决 预览 [ALTERA]QUARTUS在使用Signaltap时会报错invalid JTAG configuration,最终导致instance not found,求解? tianshenglan 2019-12-20 614358 1289251272 2021-8-19 21:04
预览 [XILINX]【正点原子FPGA连载】第四十二章SD卡读写测试实验--摘自【正点原子】超越者之FPGA开发指南 attach_img 正点原子运营 2021-1-23 510483 QinQZ 2021-8-14 09:08
悬赏 预览 [ALTERA]modelsim 软件设置的问题请教 attach_img xuetu100 2021-8-13 27713 QinQZ 2021-8-14 09:06
预览 [XILINX]想请教如何在ZYNQ的系统端实现CAN总线通讯呢 a3413209 2020-11-10 17250 anhuan 2021-8-13 21:11
悬赏 预览 [ALTERA]case 分支对fpga执行速度的影响 xuetu100 2021-8-13 48161 xuetu100 2021-8-13 12:46
预览 [XILINX]帮忙看一下ZYNQ的下载问题 新人帖 attach_img 峰Grit 2021-8-12 15994 QinQZ 2021-8-13 10:15
悬赏 预览 [其他]在官方tcp echo历程里__arm__和__aarch64__到底啥意思,哪里查询他们的信息 hawkgreen 2021-8-12 26761 zzk111 2021-8-13 09:57
下一页 »
关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-7-18 01:22

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块