OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (45)

正点原子FPGA 今日: 0|主题: 4141|排名: 36 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
悬赏 预览 [XILINX]请问用fpga和dds有什么区别吗 真东方不败 2021-5-23 48669 正点原子 2021-5-24 01:11
悬赏 预览 [ALTERA]在程序编译成功后分析报告里内存位数使用为0,望各位指导指导怎么回事 Viroute 2021-5-21 19521 QinQZ 2021-5-23 09:58
已解决 预览 [其他]有没有SD卡的SDIO模式下的例程 新人帖 pumpkin111 2020-10-22 1110232 飞火流萤 2021-5-23 01:13
已解决 预览 [ALTERA]求问图片中器件的名称,实在是不知道了,作用类似于NMOS attach_img 习惯了寂寞 2021-5-18 710109 习惯了寂寞 2021-5-21 15:02
已解决 预览 [ALTERA]RTL8211千兆网只能协商成百兆 attach_img Advent 2020-12-3 3416659 Advent 2021-5-20 19:21
悬赏 预览 [其他]Altera的三速以太网(triple-speed ethernet)主要作用是什么? 飞过漠北的蓝天 2021-5-18 48442 飞过漠北的蓝天 2021-5-20 14:59
已解决 预览 [XILINX]ip catalog中的ip和block design中的ip有什么区别? 最小谷子 2021-5-19 28527 QinQZ 2021-5-20 13:52
悬赏 预览 [XILINX]如何基于 TCP协议实现将SD卡中的文件传输到电脑上 baifan 2021-5-12 49579 baifan 2021-5-18 17:17
悬赏 预览 [XILINX]请问如何配置vivado sdk,使得lwipopts.h文件中 #define NO_SYS 0 变为#define NO_SYS 1 baifan 2021-5-18 18034 日渐秃兀 2021-5-18 15:30
预览 [ALTERA]基于FPGA数据采集、通讯和存储系统设计(即FPGA+RTL8211千兆以太网+SD卡存储+RTC+Uart+AD7606数模转换+电流放大采集等硬件设... Advent 2021-2-7 129864 爱学习的科研狗 2021-5-18 10:08
悬赏 预览 [XILINX]请教一下领航者zynq的vdma配置问题 新人帖 a941157912 2021-5-16 19507 QinQZ 2021-5-17 10:42
已解决 预览 FPGA的FFT IP核求助 attach_img lq826311756 2019-5-3 57989 XTQ 2021-5-16 14:05
悬赏 预览 [ALTERA]如何用上层软件部分控制 FPGA 操作(开拓者) bcSTM32 2021-5-10 410827 bcSTM32 2021-5-15 19:50
悬赏 预览 [XILINX]请教7020PL网络ARP正常,UDP收发都不行。有大神知道怎么回事么 新人帖 aolihuanyu 2021-5-11 811636 QinQZ 2021-5-14 13:38
悬赏 预览 [XILINX]一个工程实现HLS中的两种图像处理的算法如何设计 新人帖 Vuko 2021-5-12 110199 Vuko 2021-5-13 22:40
悬赏 预览 [ALTERA]对于quartus的FFT IP核输出信号缩放问题 XTQ 2021-5-13 09387 XTQ 2021-5-13 17:10
悬赏 预览 [ALTERA]SIM800C正常上单状态是什么 新人帖 iamxiaoxin 2021-5-11 39237 mmd 2021-5-12 17:56
悬赏 预览 [ALTERA]ALTERA三速以太网IP核问题 attach_img PhinexZhang 2020-5-6 611266 飞过漠北的蓝天 2021-5-12 16:49
预览 [XILINX]【正点原子产品资料】IO扩展板资料下载和技术讨论链接 attach_img 正点原子运营 2021-5-12 09154 正点原子运营 2021-5-12 16:24
悬赏 预览 [ALTERA]求助,有关FPGA寄存器赋值的问题 新人帖 attach_img 18882012147 2021-5-12 010110 18882012147 2021-5-12 10:44
悬赏 预览 [ALTERA]基于FPGA的霍夫圆变换,verilog实现 新人帖 YJSasheng 2021-5-11 09900 YJSasheng 2021-5-11 21:02
悬赏 预览 [其他]求助带hv模式(非de模式)的tft屏程序 新人帖 fsdsv 2021-5-9 17742 QinQZ 2021-5-10 14:16
悬赏 预览 [ALTERA]求助,modelsim 流水灯例程仿真结果错误 新人帖 attach_img poipooi 2021-5-8 24752 QinQZ 2021-5-9 09:05
悬赏 预览 [XILINX]FPGA如何连接多个串口??? 新人帖 DJF 2021-5-6 510276 QinQZ 2021-5-9 09:01
已解决 预览 [XILINX]两种架构ARM+FPGA架构和DSP+FPGA架构分别用于什么场合? lili0231 2021-5-8 19296 正点原子 2021-5-9 01:22
悬赏 预览 [其他]DDR中,上拉电阻的作用是什么?为什么地址线要接电压为VTT的上拉电阻? DFCFPGADSP 2021-5-8 18171 正点原子 2021-5-9 01:05
预览 [ALTERA]signal tap 仿真找不到节点 新人帖 Alanyang01 2020-11-17 47861 Winkawaks 2021-5-8 11:50
悬赏 预览 [ALTERA]NIos中程序不正常执行问题 attach_img 刘王村 2021-3-27 310510 刘王村 2021-5-8 11:38
已解决 预览 [ALTERA]串口发送速率实际最大能有多少 LJY344500 2021-3-23 511659 Winkawaks 2021-5-8 11:25
悬赏 预览 [ALTERA]请指点!我使用开拓者开发板出现的一个nios串口接收的问题 higod 2021-4-22 211134 Winkawaks 2021-5-8 11:17
悬赏 预览 [XILINX]vivado中MIPI-CSI2 IP提示没有license, 不知道有什么办法能使用吗? 我这是盗版的开发环境, 估计就是买LISENCE也不好使 attach_img 604415420 2020-11-27 311723 z277038235 2021-5-7 16:07
悬赏 预览 [XILINX]据说ZYNQ7000支持超过32G的SD卡? jackday 2021-2-4 110707 z277038235 2021-5-7 16:05
悬赏 预览 [XILINX]使用摄像头驱动,读取的驱动ID老是0xffff,怎么解决 新人帖 Vuko 2021-5-3 17224 QinQZ 2021-5-7 09:11
悬赏 预览 [XILINX]petalinux学习过程中,是否有必要学习第三篇系统移植篇 新人帖 fabu 2020-10-27 311321 z277038235 2021-5-6 11:35
预览 [XILINX]请问如何自定义AXI-Stream核? baifan 2021-4-6 66890 Mrjian 2021-5-4 21:16
悬赏 预览 [其他]求213卷积码编码器和译码器的FPGA设计综合框图,急! Viroute 2021-5-4 07397 Viroute 2021-5-4 14:26
悬赏 预览 [ALTERA]uCOSII消息队列中遇到的一些问题 attach_img 刘王村 2021-5-1 010515 刘王村 2021-5-1 00:48
已解决 预览 [XILINX]如何将DDR中的数据存入到SD卡中 baifan 2021-4-30 39819 LcwSwust 2021-4-30 11:54
已解决 预览 [ALTERA]使用GUI的字模工具时出现的问题 attachment 刘王村 2021-4-27 610289 刘王村 2021-4-29 23:06
已解决 预览 [XILINX]工程报错,显示设计具有比设备容量更多的实例化块ram, attach_img 李云云 2021-4-28 610233 李云云 2021-4-29 15:06
悬赏 预览 [ALTERA]基于quartus的FFT FIR IP核联合仿真时出现的类似问题 attach_img XTQ 2021-4-27 110190 QinQZ 2021-4-29 14:16
已解决 预览 [ALTERA]请问quartus有类似于vivado里面的ODDR原语吗?IP也行 飞过漠北的蓝天 2021-4-28 110159 QinQZ 2021-4-29 14:09
已解决 预览 [ALTERA]quartus怎么把一条靠逻辑实现的信号做处理让它走专用的时钟路径,有IP核吗?或者原语? 飞过漠北的蓝天 2021-4-28 19294 飞过漠北的蓝天 2021-4-29 09:22
悬赏 预览 [其他]新手求教,加法器时序的verilog代码编写问题 attach_img 路人戊 2021-4-27 27905 路人戊 2021-4-28 14:50
预览 请同学帮忙把这段代码用白话文特别细致的描述出来 供我们菜鸟入门 谢谢了! 吴月涛 2013-5-24 79040 吴月涛 2021-4-28 11:54
已解决 预览 [XILINX]OV7725像素数据的时序问题 新人帖 attach_img jzy258 2021-4-26 19944 jzy258 2021-4-27 17:53
已解决 预览 [XILINX]同时对65张1026*600大小的灰度图像取7*7的矩阵如何实现呢 attach_img 李云云 2021-4-26 210009 QinQZ 2021-4-27 09:06
已解决 预览 [ALTERA]QSYS中的Bridge地址溢出问题 attach_img 刘王村 2021-4-24 410138 QinQZ 2021-4-26 15:46
已解决 预览 [ALTERA]fpga加法器,加法器有多个输入端 gloryyy 2021-4-23 110165 LcwSwust 2021-4-26 11:09
悬赏 预览 [XILINX]仿真输入信号如何随机生成且不同时产生 cq59342334 2021-4-21 18826 QinQZ 2021-4-25 09:24
下一页 »
关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-4-5 13:33

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块