正点原子FPGA 今日: 5 |主题: 4320|排名: 2

版主: QinQZ, dongguo100

1 ... 40 41 42 434445 46 47 48 ... 87 / 87 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

预览 [XILINX]zynq Linux boot启动内核无法成功	tttt11 2021-7-21	310949	鑫梦 2021-9-3 14:18
预览 [XILINX]SD卡启动失败，串口没反应，为什么？	tangcc 2021-6-22	28213	MasterSU 2021-9-3 09:00
预览 [其他]FPGA新起点开发板——静态数码管显示	伍湘1113 2021-9-1	36542	jiuyue 2021-9-2 17:33
预览 [其他]FPGA的PinPlanner引脚配置	伍湘1113 2021-8-31	29841	QinQZ 2021-9-2 09:27
预览 [ALTERA]请大家给个开拓者测量频率的思路	HerryZ 2021-8-28	611466	HerryZ 2021-8-31 21:19
预览 [ALTERA]【新人求助】ip_ram实验仿真，读数据是一条红线	枫筠 2021-8-30	28062	QinQZ 2021-8-31 09:09
预览 [XILINX]INFO: rcu_preempt detected stalls on CPUs/tasks	lihengsheng123 2021-8-30	08601	lihengsheng123 2021-8-30 18:50
预览 [ALTERA]使用CPLD如何采集异步信号	15125413637 2020-10-10	815193	15125413637 2021-8-30 16:53
预览 [ALTERA]如何使用FPGA实现CAN通信呢？	3355AACC 2020-7-10	613715	zml13917492379 2021-8-30 15:19
预览 [XILINX]Aritex7 差分IO实现LVDS LCD的驱动	Winkawaks 2021-8-28	17428	QinQZ 2021-8-30 08:57
预览 [ALTERA]quartus嵌入的eclipse导入项目后报错	hdzj 2021-8-27	08451	hdzj 2021-8-27 15:55
预览 [其他]钩子函数：……为啥非要12个字	tutuSTM32 2021-8-26	06323	tutuSTM32 2021-8-26 19:14
预览 [其他]FPGA开发板互连的硬件实现	xara 2021-8-23	48811	xara 2021-8-26 16:23
预览 [其他]DDR3内存哪些部分我可以用，哪些部分被系统占用？	hawkgreen 2021-8-19	38731	hawkgreen 2021-8-26 10:40
预览 [ALTERA]【正点原子产品资料】开拓者FPGA开发板资料下载和技术讨论链接 ...2	原子哥 2018-10-21	51270054	HalseyZhong 2021-8-25 23:37
预览 [ALTERA]关于入门FPGA的仿真的几个问题	1289251272 2021-8-19	1112391	1289251272 2021-8-24 16:09
预览 [ALTERA]verilog怎么实现浮点和定点数乘法计算？	jshzp 2021-8-23	08588	jshzp 2021-8-23 21:33
预览 [ALTERA]FPGA新起点之seg_led_dynamic总结	1289251272 2021-8-23	27953	1289251272 2021-8-23 15:15
预览时序约束？这警告怎么解决？	MY40130064 2019-2-22	410322	MY40130064 2021-8-23 14:08
预览 [ALTERA]Quartus之Pin Planner老是出现几个不知道的信号	1289251272 2021-8-22	29180	QinQZ 2021-8-23 09:05
预览 [ALTERA]FPGA新起点之touch_led学习总结	1289251272 2021-8-22	06810	1289251272 2021-8-22 13:40
预览 [ALTERA]新起点FPGA之top_key_beep学习	1289251272 2021-8-21	16601	1289251272 2021-8-22 02:09
预览 [ALTERA]Quartus SignalTap使用之Invalid啥啥啥问题	1289251272 2021-8-22	04397	1289251272 2021-8-22 01:18
预览 [ALTERA]新起点FPGA之top_key_beep仿真问题	1289251272 2021-8-21	29652	1289251272 2021-8-22 00:37
预览 [ALTERA]初学FPGA之新起点led_key学习总结	1289251272 2021-8-20	37573	1289251272 2021-8-21 18:08
预览 [ALTERA]FPGA之key_led仿真问题，FPGA之key_led仿真问题	1289251272 2021-8-20	39691	1289251272 2021-8-21 17:30
预览 [ALTERA]关于latch产生和避免的方法	wuhongzhen 2021-8-20	16960	QinQZ 2021-8-21 10:31
预览 [ALTERA]latch锁存出现的原因和解决办法	wuhongzhen 2021-8-19	16562	wuhongzhen 2021-8-20 00:02
预览 [ALTERA]QUARTUS在使用Signaltap时会报错invalid JTAG configuration,最终导致instance not found,求解？	tianshenglan 2019-12-20	615988	1289251272 2021-8-19 21:04
预览 [XILINX]【正点原子FPGA连载】第四十二章SD卡读写测试实验--摘自【正点原子】超越者之FPGA开发指南	正点原子运营 2021-1-23	511752	QinQZ 2021-8-14 09:08
预览 [ALTERA]modelsim 软件设置的问题请教	xuetu100 2021-8-13	29011	QinQZ 2021-8-14 09:06
预览 [XILINX]想请教如何在ZYNQ的系统端实现CAN总线通讯呢	a3413209 2020-11-10	18302	anhuan 2021-8-13 21:11
预览 [ALTERA]case 分支对fpga执行速度的影响	xuetu100 2021-8-13	49456	xuetu100 2021-8-13 12:46
预览 [XILINX]帮忙看一下ZYNQ的下载问题	峰Grit 2021-8-12	17019	QinQZ 2021-8-13 10:15
预览 [其他]在官方tcp echo历程里__arm__和__aarch64__到底啥意思，哪里查询他们的信息	hawkgreen 2021-8-12	28099	zzk111 2021-8-13 09:57
预览 [XILINX]新板子上电 PS IP无法动态分配和识别	yinshuli 2021-8-12	38749	yinshuli 2021-8-13 09:51
预览 [其他][超越者FPGA]PLL实验输出时钟电压不正常	atomc 2021-8-12	48269	QinQZ 2021-8-12 14:10
预览 [ALTERA]IP核之RAM实验中Signal Tap \|\| 读数据波形与ModelSim中读数据波形不同，求大佬解答	DANEE1 2021-8-7	510365	QinQZ 2021-8-12 14:09
预览 [ALTERA]fpga开发板的lcd屏如何显示测量值	gloryyy 2021-8-11	38500	A571157242 2021-8-12 10:58
预览 [其他]在BLOCK DESIGN中如何同时使用XADC和MIG7	hawkgreen 2021-8-10	38411	hawkgreen 2021-8-11 10:23
预览 [XILINX]ZYNQ中PS端MIO中断实验定义gic实例变量时的问题	刘王村 2021-8-9	39537	刘王村 2021-8-10 14:43
预览 [其他]artix 7 通过icap实现多重配置功能求助	peterlonger2333 2021-8-9	38651	greatsoccerdog 2021-8-10 10:34
预览 [XILINX]学习ILA时，添加IP核后生成Bitstream文件时报错	天天er 2021-7-29	410261	天天er 2021-8-10 08:28
预览 [XILINX]《领航者嵌入式指南》第六章自定义IP核-呼吸灯实验，进行仿真的时候出错	sharkpepper 2021-8-7	28872	sharkpepper 2021-8-9 17:32
预览 [XILINX]开拓者FPGA板子例程仿真求助	天天er 2021-8-9	28024	QinQZ 2021-8-9 16:44
预览 [其他]在vivado中写中文备注输入法报错	15776571968 2021-8-7	16017	QinQZ 2021-8-9 10:25
预览 [ALTERA]verilog中wire与reg类型的区别	wuhongzhen 2021-8-8	06367	wuhongzhen 2021-8-8 15:42
预览 [XILINX]领航者，内存的位数选择影响SDK的仿真？	sharkpepper 2021-8-7	06548	sharkpepper 2021-8-7 15:08
预览 [XILINX]zynq 7020 Debug与固化程序跑出来结果不一致	ppb 2021-8-3	28783	helloqds 2021-8-5 11:48
预览 [XILINX]IEEE 754浮点数计算为什么会出现无穷大？？	zdyzILS 2020-8-21	813331	sam2019 2021-8-4 21:22

1 ... 40 41 42 434445 46 47 48 ... 87 / 87 页下一页

帐号		自动登录	找回密码
密码			立即注册

正点原子FPGA 今日: 5 |主题: 4320|排名: 2

原子哥极力推荐 /1