7124| 13
|
[XILINX] FPGA实现AD转化模块加usb与上位机通信 |
3金钱
最佳答案FT232H没用过,USB转UART?串口速度跟不上吧。我使用的68013A是比较成熟的USB2.0方案,网上资料也很多。它的SLAVEFIFO模式和FPGA进行匹配,FPGA内部写状态机进行接口时序匹配,同时做好硬件波形的抓取,我记得在调的时候刚开始也遇到差不多你这样的问题,然后把FIFO读写的WR/RD信号提前于DATA一个周期,就不丢数了,至于匹配读写信号和数据线之间的相位关系,根据实际情况抓取波形来分析,做到时序匹配即可解决数据丢失的问题。
| ||
| ||
| ||
| ||
| ||
| ||
| ||
| ||
| ||
| ||
| ||
| ||
| ||
| ||
|手机版|OpenEdv-开源电子网
( 粤ICP备12000418号-1 )
GMT+8, 2025-4-5 02:49
Powered by OpenEdv-开源电子网
© 2001-2030 OpenEdv-开源电子网