vivado修改工程和重新编译问题

天空淡云 · 发表于 2021-11-10 20:45:29

  第一次接触FPGA,今天新建工程的时候，把管脚分配弄错了，而且已经生成bit流，下载进FPGA。  发现错误之后，我直接修改IO约束文件，重新编译，发现总是报错：“不能写入bit流文件”，最后只好重新删除整个工程文件，才得以成功。

  请问遇到这种情况，有没有什么方法可以直接修改相关文件，然后重新编译烧写，不用重新建立工程。
  望指点，谢谢。