OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (48)

正点原子FPGA 今日: 1 |主题: 4303|排名: 38 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
预览 [XILINX]【阿东手把手教你学FPGA】FPGA到底可以跑多少Mhz? 新人帖 attach_img dongguo100 2023-3-3 228885 huajitongnian 2023-6-20 16:21
悬赏 预览 [XILINX]领航者7010开发板下载器不识别,下载器灯不亮 新人帖 attach_img dingyinfu 2023-6-17 14304 QinQZ 2023-6-19 09:36
悬赏 预览 [XILINX]请问vivado有没有类似 Quartus的Dspbuilder,可以和matlab联合仿真,做一些实时的数字信号处理 xke 2023-6-17 13310 QinQZ 2023-6-19 09:31
预览 [XILINX]s6,出厂代码net错误,如何修改 a604922959 2023-6-15 21101 a604922959 2023-6-15 22:10
悬赏 预览 [国产FPGA]Logos 系统的先进的256-bit AES加密是什么意思 新人帖 yancunqiang 2023-6-13 24110 yancunqiang 2023-6-15 16:37
预览 [XILINX]【阿东手把手教你学FPGA】FPGA的浮点运算性能研究 dongguo100 2023-3-14 06507 dongguo100 2023-6-15 15:31
预览 [XILINX]vivado-代码修改后RTL图没变是为什么 zxc的珠 2023-6-12 45325 QinQZ 2023-6-15 13:30
已解决 预览 [ALTERA]请教语法<=#这是什么语法意思? 新人帖 jaffenfc 2023-5-19 34638 请你和鸡汤 2023-6-14 22:05
已解决 预览 [XILINX]Vivado 中如何快速方便地查看 IP 核总线定义(Interface Definition)? attach_img 无趣的紫薯L 2023-6-8 33839 QinQZ 2023-6-9 11:29
悬赏 预览 [XILINX]请问FPGA和MATLAB应该如何通信 新人帖 dqyang 2023-6-6 54736 QinQZ 2023-6-7 11:06
预览 [XILINX]关于AD采集信号并通过串口传输的问题 新人帖 1156985887 2023-2-18 46618 dqyang 2023-6-7 09:47
悬赏 预览 [XILINX]FPGA iic通讯时,收不到应答信号,程序逻辑没检查出错误,有大佬可以帮忙吗 新人帖 attach_img 987710438 2023-6-5 11474 LISA2021 2023-6-6 10:53
预览 [XILINX]petalinux工程需要设置根文件系统的位置吗 zhubaojun 2023-6-3 14187 helloqds 2023-6-5 09:18
悬赏 预览 [XILINX]Zynq Qt无法交叉编译charts 新人帖 MaChen 2023-6-3 22877 MaChen 2023-6-3 15:22
悬赏 预览 [XILINX]ZYNQ领航者的HLS开发中关于呼吸den 新人帖 IvanF 2023-6-1 24413 LISA2021 2023-6-2 17:50
悬赏 预览 [ALTERA]开拓者FPGA,想用vcs仿真altera_pll_ip,请问还要添加哪些库 huasheng229 2023-5-25 24665 huasheng229 2023-6-2 14:58
预览 [其他]88e1111 + zynq发送字节只有一百多 kdl123456 2023-6-2 03480 kdl123456 2023-6-2 10:01
悬赏 预览 [XILINX]求问开发板经常ping不通是什么情况 xke 2023-5-31 34786 QinQZ 2023-6-1 14:19
悬赏 预览 [XILINX]求问zynq网口接收数据再发送出去运行串口打印这些错误是什么问题 (上一个帖子图片显示不出来) attach_img xke 2023-5-31 11550 xke 2023-6-1 09:49
悬赏 预览 [XILINX]求问zynq网口接收数据再发送出去运行串口打印这些错误是什么问题 xke 2023-5-26 21523 xke 2023-5-31 11:33
已解决 预览 [XILINX]Vivado Block Design 界面的 IP 核间连线问题 attach_img 无趣的紫薯L 2023-5-30 26185 无趣的紫薯L 2023-5-30 16:34
已解决 预览 [XILINX]达芬奇pro HDMIB能输出2K视频吗 jn19980605 2023-5-29 14225 QinQZ 2023-5-30 13:11
悬赏 预览 [XILINX]小白提问,7020板子的中值滤波生成3x3矩阵滤波模板 新人帖 awein 2023-5-29 14178 caojunye 2023-5-29 20:10
预览 [XILINX]达芬奇开发板由千兆网口改成百兆网通信速率(100mbps) attachment QinQZ 2022-1-13 2121329 QinQZ 2023-5-29 09:18
已解决 预览 [XILINX]有大佬知道怎么更改以太网口的速率吗,把千兆网口改成百兆网口 全频带阻塞干扰 2021-10-30 812757 雀食牛逼 2023-5-27 10:18
悬赏 预览 [ALTERA]Quartus II 开始分析和综合时出现内部错误如何解决 luoengineer 2023-5-26 14044 QinQZ 2023-5-26 17:31
悬赏 预览 [国产FPGA]ATM-DFPGL22G紫光FPGA在place&route是报错,请教是什么问题? 新人帖 attach_img jiajiaZ 2023-5-23 35856 QinQZ 2023-5-24 18:40
悬赏 预览 [XILINX]ZYNQ 7020 dma loop 循环发送,除了第一次后面几次发送的时间很短 新人帖 attach_img sharped 2023-5-9 25445 sharped 2023-5-24 13:32
预览 [XILINX]ZYNQ双核通信实验时CPU1部分报错 新人帖 attach_img zxc的珠 2023-5-23 13057 长河饮马 2023-5-23 13:33
预览 [XILINX]碎片时间学FPGA,一起来围观 attach_img ming654298 2023-5-22 05297 ming654298 2023-5-22 15:32
悬赏 预览 [XILINX]求问sdk里的工程移植到vitis后运行报这个错是什么情况 attach_img xke 2023-5-18 35453 caojunye 2023-5-22 13:12
预览 [XILINX]编译内核生成的zimage怎么变成开发板启动需要的image.ub文件 zhubaojun 2023-5-21 04537 zhubaojun 2023-5-21 15:05
预览 [国产FPGA]有偿设计采集AD7606数据FPGA程序 lms74 2023-5-18 03110 lms74 2023-5-18 22:28
悬赏 预览 [XILINX]求问vitis里面导入bsp文件不成功是什么情况 xke 2023-5-18 45875 xke 2023-5-18 21:36
已解决 预览 [ALTERA]开拓者2,FPGA无法一直运行 新人帖 huasheng229 2023-5-16 127912 QinQZ 2023-5-18 20:14
已解决 预览 [ALTERA]求助,开拓者的套接字实验跑不通,求大佬指点一下 xpxpxp 2023-5-16 34792 QinQZ 2023-5-17 13:19
悬赏 预览 [XILINX]vivado hls的half数据类型 attach_img ciqingyongbuyi 2023-5-16 14648 QinQZ 2023-5-16 17:04
已解决 预览 [XILINX]关于使用modelsim仿真xilinxIP核的问题 a614922411 2023-5-12 34669 QinQZ 2023-5-16 13:30
已解决 预览 [ALTERA]Quartus II 13.1安装问题??? if-else 2019-9-24 613568 xpxpxp 2023-5-15 20:17
悬赏 预览 [XILINX]vivado DMA软核中Max Burst Size ???? 新人帖 jxyy 2023-5-15 14419 长河饮马 2023-5-15 20:16
已解决 预览 [国产FPGA]FPGL22添加debug core报错 新人帖 attach_img lms74 2023-5-12 34931 932904676xy 2023-5-15 19:42
预览 [XILINX]《领航者ZYNQ之FPGA开发指南 V2.0》第二十七章 DDS信号发生器实验 attach_img 正点原子运营 2021-11-22 511585 edder 2023-5-15 16:45
悬赏 预览 [XILINX]开发者指南中dds信号信号发生实验怎么将4个coe文件整合为1个coe文件 新人帖 edder 2023-5-15 04857 edder 2023-5-15 09:20
已解决 预览 [ALTERA]求助,Nios工程编译通过但是debug报错 新人帖 xpxpxp 2023-5-12 24510 QinQZ 2023-5-15 09:12
预览 [ALTERA]有没有大佬帮下忙 有偿 新人帖 chenxing369 2023-5-14 03397 chenxing369 2023-5-14 16:36
悬赏 预览 [XILINX]安装2019版vivado出现这个问题咋办,win11,防火墙关了,管理员运行,还是不行 新人帖 Clindo 2023-5-11 15132 18061345209 2023-5-13 14:41
悬赏 预览 [国产FPGA]新人求教静态数码管实验的代码问题 新人帖 hufanyuhm 2023-5-10 44287 18061345209 2023-5-13 14:31
预览 [国产FPGA]紫光同创PDS找不到双端口ROM 新人帖 zxcqq 2023-5-12 24845 zxcqq 2023-5-13 08:53
悬赏 预览 [XILINX]PCie XDMA驱动安装失败,显示感叹号,但pcie链路通过指示信号观察已建立 新人帖 陈本布衣0803 2023-5-11 14707 鑫梦 2023-5-12 18:41
悬赏 预览 [其他]modelsim编译文件路径报错 attach_img 无量寿经 2023-5-7 34865 QinQZ 2023-5-11 20:13
下一页 »
关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

如发现本坛存在违规或侵权内容, 请点击这里发送邮件举报 (或致电020-38271790)。请提供侵权说明和联系方式。我们将及时审核依法处理,感谢配合。

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2026-4-2 19:24

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块