正点原子FPGA 今日: 0|主题: 4303|排名: 2

版主: QinQZ, dongguo100

1 ... 20 21 22 232425 26 27 28 ... 87 / 87 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

预览 [XILINX]vivado-代码修改后RTL图没变是为什么	zxc的珠 2023-6-12	45184	QinQZ 2023-6-15 13:30
预览 [ALTERA]请教语法<=#这是什么语法意思？	jaffenfc 2023-5-19	34544	请你和鸡汤 2023-6-14 22:05
预览 [XILINX]Vivado 中如何快速方便地查看 IP 核总线定义（Interface Definition）?	无趣的紫薯L 2023-6-8	33763	QinQZ 2023-6-9 11:29
预览 [XILINX]请问FPGA和MATLAB应该如何通信	dqyang 2023-6-6	54620	QinQZ 2023-6-7 11:06
预览 [XILINX]关于AD采集信号并通过串口传输的问题	1156985887 2023-2-18	46480	dqyang 2023-6-7 09:47
预览 [XILINX]FPGA iic通讯时，收不到应答信号，程序逻辑没检查出错误，有大佬可以帮忙吗	987710438 2023-6-5	11454	LISA2021 2023-6-6 10:53
预览 [XILINX]petalinux工程需要设置根文件系统的位置吗	zhubaojun 2023-6-3	14073	helloqds 2023-6-5 09:18
预览 [XILINX]Zynq Qt无法交叉编译charts	MaChen 2023-6-3	22842	MaChen 2023-6-3 15:22
预览 [XILINX]ZYNQ领航者的HLS开发中关于呼吸den	IvanF 2023-6-1	24300	LISA2021 2023-6-2 17:50
预览 [ALTERA]开拓者FPGA，想用vcs仿真altera_pll_ip，请问还要添加哪些库	huasheng229 2023-5-25	24538	huasheng229 2023-6-2 14:58
预览 [其他]88e1111 + zynq发送字节只有一百多	kdl123456 2023-6-2	03435	kdl123456 2023-6-2 10:01
预览 [XILINX]求问开发板经常ping不通是什么情况	xke 2023-5-31	34647	QinQZ 2023-6-1 14:19
预览 [XILINX]求问zynq网口接收数据再发送出去运行串口打印这些错误是什么问题（上一个帖子图片显示不出来）	xke 2023-5-31	11523	xke 2023-6-1 09:49
预览 [XILINX]求问zynq网口接收数据再发送出去运行串口打印这些错误是什么问题	xke 2023-5-26	21502	xke 2023-5-31 11:33
预览 [XILINX]Vivado Block Design 界面的 IP 核间连线问题	无趣的紫薯L 2023-5-30	26011	无趣的紫薯L 2023-5-30 16:34
预览 [XILINX]达芬奇pro HDMIB能输出2K视频吗	jn19980605 2023-5-29	14108	QinQZ 2023-5-30 13:11
预览 [XILINX]小白提问，7020板子的中值滤波生成3x3矩阵滤波模板	awein 2023-5-29	14061	caojunye 2023-5-29 20:10
预览 [XILINX]达芬奇开发板由千兆网口改成百兆网通信速率(100mbps)	QinQZ 2022-1-13	2121047	QinQZ 2023-5-29 09:18
预览 [XILINX]有大佬知道怎么更改以太网口的速率吗，把千兆网口改成百兆网口	全频带阻塞干扰 2021-10-30	812552	雀食牛逼 2023-5-27 10:18
预览 [ALTERA]Quartus II 开始分析和综合时出现内部错误如何解决	luoengineer 2023-5-26	13951	QinQZ 2023-5-26 17:31
预览 [国产FPGA]ATM-DFPGL22G紫光FPGA在place&route是报错，请教是什么问题？	jiajiaZ 2023-5-23	35663	QinQZ 2023-5-24 18:40
预览 [XILINX]ZYNQ 7020 dma loop 循环发送，除了第一次后面几次发送的时间很短	sharped 2023-5-9	25311	sharped 2023-5-24 13:32
预览 [XILINX]ZYNQ双核通信实验时CPU1部分报错	zxc的珠 2023-5-23	13004	长河饮马 2023-5-23 13:33
预览 [XILINX]碎片时间学FPGA，一起来围观	ming654298 2023-5-22	05140	ming654298 2023-5-22 15:32
预览 [XILINX]求问sdk里的工程移植到vitis后运行报这个错是什么情况	xke 2023-5-18	35307	caojunye 2023-5-22 13:12
预览 [XILINX]编译内核生成的zimage怎么变成开发板启动需要的image.ub文件	zhubaojun 2023-5-21	04410	zhubaojun 2023-5-21 15:05
预览 [国产FPGA]有偿设计采集AD7606数据FPGA程序	lms74 2023-5-18	03079	lms74 2023-5-18 22:28
预览 [XILINX]求问vitis里面导入bsp文件不成功是什么情况	xke 2023-5-18	45694	xke 2023-5-18 21:36
预览 [ALTERA]开拓者2，FPGA无法一直运行	huasheng229 2023-5-16	127753	QinQZ 2023-5-18 20:14
预览 [ALTERA]求助，开拓者的套接字实验跑不通，求大佬指点一下	xpxpxp 2023-5-16	34671	QinQZ 2023-5-17 13:19
预览 [XILINX]vivado hls的half数据类型	ciqingyongbuyi 2023-5-16	14531	QinQZ 2023-5-16 17:04
预览 [XILINX]关于使用modelsim仿真xilinxIP核的问题	a614922411 2023-5-12	34550	QinQZ 2023-5-16 13:30
预览 [ALTERA]Quartus II 13.1安装问题？？？	if-else 2019-9-24	613387	xpxpxp 2023-5-15 20:17
预览 [XILINX]vivado DMA软核中Max Burst Size ？？？？	jxyy 2023-5-15	14316	长河饮马 2023-5-15 20:16
预览 [国产FPGA]FPGL22添加debug core报错	lms74 2023-5-12	34831	932904676xy 2023-5-15 19:42
预览 [XILINX]《领航者ZYNQ之FPGA开发指南 V2.0》第二十七章 DDS信号发生器实验	正点原子运营 2021-11-22	511361	edder 2023-5-15 16:45
预览 [XILINX]开发者指南中dds信号信号发生实验怎么将4个coe文件整合为1个coe文件	edder 2023-5-15	04742	edder 2023-5-15 09:20
预览 [ALTERA]求助，Nios工程编译通过但是debug报错	xpxpxp 2023-5-12	24394	QinQZ 2023-5-15 09:12
预览 [ALTERA]有没有大佬帮下忙有偿	chenxing369 2023-5-14	03355	chenxing369 2023-5-14 16:36
预览 [XILINX]安装2019版vivado出现这个问题咋办，win11，防火墙关了，管理员运行，还是不行	Clindo 2023-5-11	15012	18061345209 2023-5-13 14:41
预览 [国产FPGA]新人求教静态数码管实验的代码问题	hufanyuhm 2023-5-10	44178	18061345209 2023-5-13 14:31
预览 [国产FPGA]紫光同创PDS找不到双端口ROM	zxcqq 2023-5-12	24731	zxcqq 2023-5-13 08:53
预览 [XILINX]PCie XDMA驱动安装失败，显示感叹号，但pcie链路通过指示信号观察已建立	陈本布衣0803 2023-5-11	14589	鑫梦 2023-5-12 18:41
预览 [其他]modelsim编译文件路径报错	无量寿经 2023-5-7	34736	QinQZ 2023-5-11 20:13
预览 [ALTERA]非阻塞赋值是怎么执行的。。	归荑洵 2023-5-9	15272	LcwSwust 2023-5-9 11:53
预览 [XILINX]Wireshark在“以太网ARP测试实验”实验中捕获的包为Malformed Packet	无趣的紫薯L 2023-5-1	46151	无趣的紫薯L 2023-5-9 07:01
预览 [其他]时钟偏差有正偏差负偏差中接收寄存器如何理解	luoengineer 2023-5-8	15040	932904676xy 2023-5-8 19:03
预览 [XILINX]利用vivado实现以太网UDP协议时，使用原子哥的源码，仿真时没有波形变化，好像仿真文件没有给进去，请问大佬如何调试？	不吃香菜CYN 2023-5-8	13976	QinQZ 2023-5-8 18:58
预览 [ALTERA]使用E10开发板进行ADC采集	wangpingcsu1 2023-5-7	15044	QinQZ 2023-5-8 13:18
预览 [XILINX]使用ZYNQ 7020 LWIP UDP发送数据丢数	majworking 2023-5-6	14706	三叶草 2023-5-8 07:55

1 ... 20 21 22 232425 26 27 28 ... 87 / 87 页下一页

帐号		自动登录	找回密码
密码			立即注册

正点原子FPGA 今日: 0|主题: 4303|排名: 2

原子哥极力推荐 /1