OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 1349|回复: 1

[XILINX] 关于边沿检测的一个问题,求解答

[复制链接]

0

主题

0

帖子

0

精华

新手入门

积分
13
金钱
13
注册时间
2023-7-28
在线时间
3 小时
发表于 2023-7-29 12:13:59 | 显示全部楼层 |阅读模式
1金钱
本帖最后由 CHZ666 于 2023-7-29 12:28 编辑


如图,pos是wire型变量,led是reg型变量
led代码为
always@(posedge clk or negedge rst)begin
if(!rst)
led<=0;
else if(pos)
led<=~led;
end


为什么在pos拉高的那个上升沿时,led不会跟着发生改变,而是要等到下一个上升沿时才改变?
pos不是wire型直接完成赋值使得当前上升沿变成pos=1,从而进入if(pos)吗?????

边沿检测.jpg
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

10

主题

3229

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
8074
金钱
8074
注册时间
2020-5-11
在线时间
3574 小时
发表于 2023-7-29 14:39:19 | 显示全部楼层
由于pos和clk同时变化,就当它读的是边沿之前的值呗。
专治疑难杂症
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 08:21

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表