OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (45)

正点原子FPGA 今日: 0|主题: 4233|排名: 38 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
悬赏 预览 [XILINX]UDP以太网实时传出数据_基于达芬奇pro板 爬得过去的山丘 2023-5-6 147985 QinQZ 2023-6-7 09:10
悬赏 预览 [XILINX]FPGA iic通讯时,收不到应答信号,程序逻辑没检查出错误,有大佬可以帮忙吗 新人帖 attach_img 987710438 2023-6-5 11291 LISA2021 2023-6-6 10:53
预览 [XILINX]petalinux工程需要设置根文件系统的位置吗 zhubaojun 2023-6-3 13366 helloqds 2023-6-5 09:18
悬赏 预览 [XILINX]Zynq Qt无法交叉编译charts 新人帖 MaChen 2023-6-3 22470 MaChen 2023-6-3 15:22
悬赏 预览 [XILINX]ZYNQ领航者的HLS开发中关于呼吸den 新人帖 IvanF 2023-6-1 23526 LISA2021 2023-6-2 17:50
悬赏 预览 [ALTERA]开拓者FPGA,想用vcs仿真altera_pll_ip,请问还要添加哪些库 huasheng229 2023-5-25 23760 huasheng229 2023-6-2 14:58
预览 [其他]88e1111 + zynq发送字节只有一百多 kdl123456 2023-6-2 03134 kdl123456 2023-6-2 10:01
悬赏 预览 [XILINX]求问开发板经常ping不通是什么情况 xke 2023-5-31 33838 QinQZ 2023-6-1 14:19
悬赏 预览 [XILINX]求问zynq网口接收数据再发送出去运行串口打印这些错误是什么问题 (上一个帖子图片显示不出来) attach_img xke 2023-5-31 11349 xke 2023-6-1 09:49
悬赏 预览 [XILINX]求问zynq网口接收数据再发送出去运行串口打印这些错误是什么问题 xke 2023-5-26 21259 xke 2023-5-31 11:33
已解决 预览 [XILINX]Vivado Block Design 界面的 IP 核间连线问题 attach_img 无趣的紫薯L 2023-5-30 24620 无趣的紫薯L 2023-5-30 16:34
已解决 预览 [XILINX]达芬奇pro HDMIB能输出2K视频吗 jn19980605 2023-5-29 13475 QinQZ 2023-5-30 13:11
悬赏 预览 [XILINX]小白提问,7020板子的中值滤波生成3x3矩阵滤波模板 新人帖 awein 2023-5-29 13241 caojunye 2023-5-29 20:10
预览 [XILINX]达芬奇开发板由千兆网口改成百兆网通信速率(100mbps) attachment QinQZ 2022-1-13 2117187 QinQZ 2023-5-29 09:18
已解决 预览 [XILINX]有大佬知道怎么更改以太网口的速率吗,把千兆网口改成百兆网口 全频带阻塞干扰 2021-10-30 810753 雀食牛逼 2023-5-27 10:18
悬赏 预览 [ALTERA]Quartus II 开始分析和综合时出现内部错误如何解决 luoengineer 2023-5-26 13325 QinQZ 2023-5-26 17:31
悬赏 预览 [国产FPGA]ATM-DFPGL22G紫光FPGA在place&route是报错,请教是什么问题? 新人帖 attach_img jiajiaZ 2023-5-23 34337 QinQZ 2023-5-24 18:40
悬赏 预览 [XILINX]ZYNQ 7020 dma loop 循环发送,除了第一次后面几次发送的时间很短 新人帖 attach_img sharped 2023-5-9 24269 sharped 2023-5-24 13:32
预览 [XILINX]ZYNQ双核通信实验时CPU1部分报错 新人帖 attach_img zxc的珠 2023-5-23 12631 长河饮马 2023-5-23 13:33
预览 [XILINX]碎片时间学FPGA,一起来围观 attach_img ming654298 2023-5-22 04383 ming654298 2023-5-22 15:32
悬赏 预览 [XILINX]求问sdk里的工程移植到vitis后运行报这个错是什么情况 attach_img xke 2023-5-18 34332 caojunye 2023-5-22 13:12
预览 [XILINX]编译内核生成的zimage怎么变成开发板启动需要的image.ub文件 zhubaojun 2023-5-21 03421 zhubaojun 2023-5-21 15:05
预览 [国产FPGA]有偿设计采集AD7606数据FPGA程序 lms74 2023-5-18 02805 lms74 2023-5-18 22:28
悬赏 预览 [XILINX]求问vitis里面导入bsp文件不成功是什么情况 xke 2023-5-18 44352 xke 2023-5-18 21:36
已解决 预览 [ALTERA]开拓者2,FPGA无法一直运行 新人帖 huasheng229 2023-5-16 126211 QinQZ 2023-5-18 20:14
已解决 预览 [ALTERA]求助,开拓者的套接字实验跑不通,求大佬指点一下 xpxpxp 2023-5-16 33922 QinQZ 2023-5-17 13:19
悬赏 预览 [XILINX]vivado hls的half数据类型 attach_img ciqingyongbuyi 2023-5-16 13833 QinQZ 2023-5-16 17:04
已解决 预览 [XILINX]关于使用modelsim仿真xilinxIP核的问题 a614922411 2023-5-12 33843 QinQZ 2023-5-16 13:30
已解决 预览 [ALTERA]Quartus II 13.1安装问题??? if-else 2019-9-24 612354 xpxpxp 2023-5-15 20:17
悬赏 预览 [XILINX]vivado DMA软核中Max Burst Size ???? 新人帖 jxyy 2023-5-15 13592 长河饮马 2023-5-15 20:16
已解决 预览 [国产FPGA]FPGL22添加debug core报错 新人帖 attach_img lms74 2023-5-12 33898 932904676xy 2023-5-15 19:42
预览 [XILINX]《领航者ZYNQ之FPGA开发指南 V2.0》第二十七章 DDS信号发生器实验 attach_img 正点原子运营 2021-11-22 59876 edder 2023-5-15 16:45
悬赏 预览 [XILINX]开发者指南中dds信号信号发生实验怎么将4个coe文件整合为1个coe文件 新人帖 edder 2023-5-15 03915 edder 2023-5-15 09:20
已解决 预览 [ALTERA]求助,Nios工程编译通过但是debug报错 新人帖 xpxpxp 2023-5-12 23711 QinQZ 2023-5-15 09:12
预览 [ALTERA]有没有大佬帮下忙 有偿 新人帖 chenxing369 2023-5-14 03151 chenxing369 2023-5-14 16:36
悬赏 预览 [XILINX]安装2019版vivado出现这个问题咋办,win11,防火墙关了,管理员运行,还是不行 新人帖 Clindo 2023-5-11 14132 18061345209 2023-5-13 14:41
悬赏 预览 [国产FPGA]新人求教静态数码管实验的代码问题 新人帖 hufanyuhm 2023-5-10 43466 18061345209 2023-5-13 14:31
预览 [国产FPGA]紫光同创PDS找不到双端口ROM 新人帖 zxcqq 2023-5-12 24029 zxcqq 2023-5-13 08:53
悬赏 预览 [XILINX]PCie XDMA驱动安装失败,显示感叹号,但pcie链路通过指示信号观察已建立 新人帖 陈本布衣0803 2023-5-11 13770 鑫梦 2023-5-12 18:41
悬赏 预览 [其他]modelsim编译文件路径报错 attach_img 无量寿经 2023-5-7 33959 QinQZ 2023-5-11 20:13
悬赏 预览 [ALTERA]非阻塞赋值是怎么执行的 。。 attach_img 归荑洵 2023-5-9 14541 LcwSwust 2023-5-9 11:53
悬赏 预览 [XILINX]Wireshark在“以太网ARP测试实验”实验中捕获的包为Malformed Packet attach_img 无趣的紫薯L 2023-5-1 44986 无趣的紫薯L 2023-5-9 07:01
悬赏 预览 [其他]时钟偏差有正偏差负偏差中接收寄存器如何理解 luoengineer 2023-5-8 14202 932904676xy 2023-5-8 19:03
悬赏 预览 [XILINX]利用vivado实现以太网UDP协议时,使用原子哥的源码,仿真时没有波形变化,好像仿真文件没有给进去,请问大佬如何调试? 新人帖 不吃香菜CYN 2023-5-8 13619 QinQZ 2023-5-8 18:58
悬赏 预览 [ALTERA]使用E10开发板进行ADC采集 新人帖 attach_img wangpingcsu1 2023-5-7 14217 QinQZ 2023-5-8 13:18
悬赏 预览 [XILINX]使用ZYNQ 7020 LWIP UDP发送数据丢数 majworking 2023-5-6 13969 三叶草 2023-5-8 07:55
预览 [XILINX]Pl按键读写ps端的ddr数据 新人帖 浩浩浩 2023-5-6 13359 QinQZ 2023-5-6 13:10
悬赏 预览 [XILINX]关于vivado SDK中C程序scanf函数的使用问题 新人帖 woaianmuxi 2023-4-29 14117 长河饮马 2023-5-6 09:19
悬赏 预览 [国产FPGA]modelsim仿真与debuger抓取得到的波形不一致 新人帖 attachment phoenixod 2023-5-3 13587 QinQZ 2023-5-6 09:02
悬赏 预览 [XILINX]求问matlab上的DSP处理程序能移植到microblaze上嘛 xke 2023-5-4 13199 QinQZ 2023-5-5 09:15
下一页 »
关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-8-26 05:22

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块