OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 823|回复: 3

[XILINX] 关于HLS实现图像处理的问题

[复制链接]

6

主题

14

帖子

0

精华

初级会员

Rank: 2

积分
65
金钱
65
注册时间
2022-4-23
在线时间
17 小时
发表于 2023-10-2 21:56:41 | 显示全部楼层 |阅读模式
8金钱
大佬们,我想问一个有关HLS实现图像处理的问题。
之前在网上看到了使用帧差法实现动态检测的算法,帧差法的算法流程和实现方法我算是有了基本认识,但在使用Verilog实现的过程中,使用FIFO进行帧同步和统计边框坐标等一系列过程我现在读起来有些略微困难,于是想到了HLS解决。
但现在的问题是,我结合正点原子的图像叠加的教程,编写了一个HLS帧差法代码,并且使用HLS自带的仿真软件进行了仿真。仿真结果正确,但在上板后图像并不显示,进行debug之后发现是HLS生成的IP核的三个AXIS视频流接口没有任何数据输出或输入,想问问大佬们有什么解决思路吗?孩子已经卡了一个多月了,谢谢!!!

寻找帧差边界

寻找帧差边界

顶层函数

顶层函数

画出红色方框

画出红色方框
hls仿真结果.png
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

1921

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5336
金钱
5336
注册时间
2018-10-21
在线时间
1484 小时
发表于 2023-10-6 10:12:45 | 显示全部楼层
Stream流没信号,是Valid没拉高还是Ready没拉高,看一下是Stream接口前面的模块问题还是后面的
回复

使用道具 举报

6

主题

14

帖子

0

精华

初级会员

Rank: 2

积分
65
金钱
65
注册时间
2022-4-23
在线时间
17 小时
 楼主| 发表于 2023-10-9 20:37:08 | 显示全部楼层
QinQZ 发表于 2023-10-6 10:12
Stream流没信号,是Valid没拉高还是Ready没拉高,看一下是Stream接口前面的模块问题还是后面的

自己查了一下,生成的ip核stream输出流valid为0,ready有效;两个图像输入接口都是valid有效ready为0,但实在是找不出为什么会这样。不知道c语言哪里没写对,或者是hls编译的时候哪个设置没对
回复

使用道具 举报

3

主题

1921

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5336
金钱
5336
注册时间
2018-10-21
在线时间
1484 小时
发表于 2023-10-10 09:13:16 | 显示全部楼层
IyPrietess 发表于 2023-10-9 20:37
自己查了一下,生成的ip核stream输出流valid为0,ready有效;两个图像输入接口都是valid有效ready为0,但 ...

ready为0不一定是HLS IP核的问题,ready是后级模块给的,要从后往前查了
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-6-9 06:54

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表