OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 835|回复: 1

[XILINX] 达芬奇光口传输的例程中 drp_clk 和 rx0_user_clk 等用户时钟有什么关系吗?

[复制链接]

7

主题

22

帖子

0

精华

初级会员

Rank: 2

积分
71
金钱
71
注册时间
2019-2-24
在线时间
32 小时
发表于 2023-10-20 12:37:49 | 显示全部楼层 |阅读模式
10金钱
本帖最后由 无趣的紫薯L 于 2023-10-20 12:39 编辑

达芬奇摄像头光口传输的例程中 drp_clk 和用户逻辑接口时钟(rx0_user_clk、tx0_user_clk、rx1_user_clk、tx1_user_clk)有什么关系吗?

我往下扒代码,发现时钟关系挺复杂的,没弄懂。。。

Snipaste_2023-10-20_12-25-11.png
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

7

主题

22

帖子

0

精华

初级会员

Rank: 2

积分
71
金钱
71
注册时间
2019-2-24
在线时间
32 小时
 楼主| 发表于 2023-10-20 16:17:18 | 显示全部楼层
本帖最后由 无趣的紫薯L 于 2023-10-20 16:19 编辑

翻查了两小时资料,做一些个人理解:

关于这个drp_clk频率的范围大小个人觉得是没关系的。 原因如下:
1) IP 核设置界面中没有关于该时钟频率大小的设置,也就是 IP 核内部并不知道该时钟的频率大小。

2)往下层层深究代码,发现该时钟会连接到初始化模块。也就是仅用该时钟作为普通驱动时钟,来对一些设置进行初始化。

后面又找到了这篇文章,可辅助进行理解:  https://blog.csdn.net/z123canghai/article/details/107697465
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-5-29 09:48

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表