封装自定义 IP 核后放入 ip_repo 文件夹却不能通过综合？

无趣的紫薯L · 发表于 2023-6-13 18:22:23

翻看 ZYNQ 32_ov7725_sobel_hdmi 例程看到自定义的 obey_edge_detactor 核调用到 Xilinx 的 blk_mem_gen 核，

并把与 obey_edge_detactor 相关的 VIP_sobel_edge_detector 文件夹放到 ip_repo 文件夹内，工程能正常综合。

类似的，我通过 “Package your current project.” 的方式，自定义了一个 IP 核，其内部调用有 Xilinx 的 c_shift_ram 核，且通过综合（代码没问题）。

把自定义 IP 核相关的 component.xml 等文件（如图）放到需要调用该 IP 核的工程目录 ip_repo 文件夹下，

这时 Block Design 能够调用该自定义 IP 核并连线，也能通过 Validate Design，但是不能通过 Synthesis，提示与自定义 IP 核的路径问题有关（如图）。

问题：

1. 内嵌有 Xilinx IP 核的自定义 IP 核，只能由 “Package your current project.” 的方式生成？

2. 把内嵌有 Xilinx IP 核的自定义 IP 核，直接复制一份并放到工程目录下 ip_repo 文件夹里是行不通的？

但是如果采用 “Package a specified directory” 的方式自定义 IP 核，其内部没有调用 Xilinx IP 核，生成后直接
把 component.xml 等文件放到需要调用该 IP 核的工程目录 ip_repo 文件夹下，这是能正常综合的。

3. 想了解下正点原子是怎么做到把内嵌有 Xilinx blk_mem_gen 核的自定义 obey_edge_detactor 核的相关文件放到 ip_repo 文件夹内，
就能被工程正常调用并综合的？

QinQZ · 发表于 2023-6-15 15:25:16

你现在解决了吗？我记得Vivado封装带官方IP核的时候会遇到问题，具体忘记之前这边是怎么封装的了，要晚点抽空去验证了

无趣的紫薯L · 发表于 2023-6-21 10:41:54

QinQZ 发表于 2023-6-15 15:25
你现在解决了吗？我记得Vivado封装带官方IP核的时候会遇到问题，具体忘记之前这边是怎么封装的了，要晚点抽 ...

没有解决，看 vivado 的问题报告，不知怎么的vivado像是把自定义 IP 核的工程路径和需要调用自定义IP核的应用工程路径给追加到一块去了，导致IP核路径错误不能正常综合？？？

目前可行的方法还是把 ZYNQ 应用工程的 IP Repository 直接指向自定义 IP 核工程下的 IP 核文件所在路径。