OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...
OpenEdv-开源电子网»首页 › 单片机/嵌入式› 正点原子FPGA
收藏本版 (50)

正点原子FPGA 今日: 0|主题: 4326|排名: 4 

版主: QinQZ, dongguo100
新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
悬赏 预览 [XILINX]Kintex7开发板的光口UDP实验 attach_img YEYEYE 2026-3-4 23436 YEYEYE 2026-3-4 14:27
悬赏 预览 [XILINX]FPGA通过光模块与DSP28335进行UDP通讯 新人帖 张哲瀚 2026-3-4 23430 张哲瀚 2026-3-4 14:24
已解决 预览 [XILINX]有偿改代码关于达芬奇pro开发板的代码 新人帖 gzhellcat 2026-3-2 43510 QinQZ 2026-3-4 09:06
悬赏 预览 [国产FPGA]有没有研究过高云fpga除法ip的，性能如何？ shenqihao 2025-11-6 81749 unnormal 2026-2-28 15:28
预览 [其他]【高清视频案例分享】CameraLink接口的PCIe采集卡 ，基于FPGA开发平台 attach_img 原子哥 2025-3-25 32455 CJC529 2026-2-27 16:07
已解决 预览 [国产FPGA]PCIE3.0X8速率只有800MB/S 新人帖 attach_img LIUKK 2025-12-18 84161 zjk2752 2026-2-27 12:04
预览 [XILINX]vitis报错，vitis使用自定义IP核makefile报错解决办法 attach_img FPGA技术 2025-1-10 26160 FPGA技术 2026-2-25 16:52
已解决 预览 [XILINX]原子例程FPGA使用YT8531发送/接收数据延时问题 Bachelor800 2026-2-24 13540 QinQZ 2026-2-25 09:06
预览 [ALTERA]ALTERAL FPGA Remote Update attachment Winkawaks 2022-5-24 47523 unnormal 2026-2-14 13:50
预览 [XILINX]在7045板子上，如果xdc文件中没有时序约束会有什么影响吗 xiyongzhen 2026-2-10 23883 xiyongzhen 2026-2-12 09:28
已解决 预览 [XILINX]ZYNQ7020中PSIO口中断和FreeRTOS任务创建和调度问题 勿忘初心 2025-4-17 12017 旺财家长 2026-2-10 10:21
预览 [XILINX]关于亚稳态和打两拍在FPGA边沿检测中的实际作用的思考与讨论 Lanterner 2026-2-7 03911 Lanterner 2026-2-7 16:38
悬赏 预览 [国产FPGA]领航者7020P开发板实现温度采集求助 新人帖 妙妙屋 2026-2-6 14064 sd20 2026-2-7 10:38
悬赏 预览 [XILINX]ZYNQ之FPGA流水灯一节代码相同但综合电路不同是什么原因？ 新人帖 attach_img Lanterner 2026-2-5 14082 QinQZ 2026-2-6 09:18
预览 [ALTERA]【0429】正点原子FPGA开发板资料更新，增加多讲视频，增加例程，增加时序约束文档等 attach_img 原子哥 2019-4-29 2114084 dwdzsunwei 2026-2-3 21:46
已解决 预览 [XILINX]ZYNQ7020 EMMC读写TXT实验 新人帖 wanggch 2025-1-9 32165 wanggch 2026-2-2 11:23
预览 [XILINX]ZYNQ&MPSoC系列之嵌入式Vitis软件开发篇（第23讲学习分享） attach_img fqshaojie 2026-1-26 24325 fqshaojie 2026-1-28 19:55
预览 [XILINX][分享] 领航者ZYNQ移植Ubuntu桌面系统（LCD显示桌面UI） 新人帖 attach_img Alexan 2025-3-28 54240 bdliujl 2026-1-26 13:47
已解决 预览 [XILINX]驱动加载失败Unknown symbol device_create (err -22) attach_img 爱跑步的雯雯 2022-9-29 27114 zxf0124 2026-1-25 21:44
悬赏 预览 [国产FPGA]发表悬赏（向zynq7020烧录不进去） EVEAQE 2024-6-22 33516 CJC529 2026-1-22 10:26
悬赏 预览 [XILINX]如何在原理图引出这样的接口 attach_img lxl2010 2026-1-21 24577 CJC529 2026-1-22 09:46
已解决 预览 [XILINX]求大神帮忙 zynq 7020 领航者板 linux移植，声卡不好用 新人帖 attach_img syyzzh 2026-1-15 54693 QinQZ 2026-1-19 09:16
预览 [ALTERA]quartus 下载找不到usb blaster 新人帖 attachment nyj981 2025-11-23 420670 cwei85 2026-1-13 18:22
预览 [其他]AU5329无法连接，USB转IIC与AU5329直连，无法识别AU5329并下载配置 attach_img LIUKK 2026-1-13 04342 LIUKK 2026-1-13 16:21
预览 [国产FPGA]Xilinx进行PCIE设计的时候，引脚顺序必须要倒序设计嘛？ attach_img LIUKK 2025-12-20 23624 LIUKK 2026-1-13 16:09
预览 [XILINX]petalinux-config -c kernel 报错求助 新人帖 syyzzh 2026-1-5 44380 syyzzh 2026-1-6 13:43
已解决 预览 [国产FPGA]DDR AXI接口读写地址增量问题 新人帖 attach_img wtyA1 2025-12-30 35593 wtyA1 2026-1-5 17:28
已解决 预览 [XILINX]"65.4.3 光口编码模块设计"实验问题求解 attach_img 一只大啥bi 2026-1-5 14541 一只大啥bi 2026-1-5 16:41
已解决 预览 [XILINX]FPGA学习问题汇总记录贴，要12个字，我就再补点字数 新人帖 attach_img lxl2010 2025-12-24 43951 lxl2010 2026-1-5 16:31
悬赏 预览 [XILINX]FPGA高速收发器接收端K码对齐的问题 attach_img 一只大啥bi 2025-12-28 34949 正点原子 2026-1-1 12:08
悬赏 预览 [XILINX]光纤数据回环实验中DRP时钟是怎么设置的 一只大啥bi 2025-12-31 14625 932904676xy 2025-12-31 13:32
已解决 预览 [国产FPGA]领航者ZYNQ7020驱动OV5640疑问 新人帖 Ecoboy 2025-12-28 14009 QinQZ 2025-12-29 11:40
预览 [XILINX]ov5640 AF自动聚焦固件分享 attachment Winkawaks 2025-12-23 03910 Winkawaks 2025-12-23 16:00
已解决 预览 [XILINX]PCIE框架设计问题关于AXI DDR BRAM CJC529 2025-12-22 13702 932904676xy 2025-12-23 09:02
已解决 预览 [XILINX]PCIE中断例程帧判断逻辑问题 attach_img CJC529 2025-12-22 13914 932904676xy 2025-12-22 13:33
悬赏 预览 [XILINX]关于 FPGA开发板Z100 之 PCIe 开发指南Linux版本在哪？ 新人帖 nuaaers 2025-7-14 32101 QinQZ 2025-12-22 13:26
悬赏 预览 [国产FPGA]verilog中如何初始化大数组，标题要满12字 shenqihao 2025-12-18 43706 shenqihao 2025-12-19 14:56
已解决 预览 [国产FPGA]达芬奇板FPGA子上电之后是什么样子的 新人帖 加区一棵松 2025-12-17 13534 QinQZ 2025-12-19 09:05
悬赏 预览 [XILINX]DP协议——displayport求解。 新人帖 twzzwt 2025-12-17 23333 twzzwt 2025-12-18 10:24
已解决 预览 [国产FPGA]帮忙看看这是哪一家的FPGA,PIN77脚50M时钟,PIN5-8是JTAG端口，PIN59-62是SPI flash端口 attach_img zbx602000 2025-12-5 53229 正点原子 2025-12-13 22:17
预览 [XILINX]新手小白，音频环回实验I2C写入失败。 新人帖 attachment FDWSHKJKHLJAFS 2025-12-9 33098 caojunye 2025-12-11 14:45
悬赏 预览 [XILINX]领航者Zynq7020的PL端网口配置不出来 zdyz1112 2025-12-4 316862 helloqds 2025-12-5 11:35
预览 [XILINX]ZYNQ&MPSoC系列之嵌入式Vitis软件开发篇（第9讲学习分享） 新人帖 attachment fqshaojie 2025-12-4 03153 fqshaojie 2025-12-4 14:06
已解决 预览 [国产FPGA]时序约束怎么用，有效果吗 attach_img shenqihao 2025-11-11 62455 shenqihao 2025-12-3 14:57
悬赏 预览 [国产FPGA]fpga编译运行后，时序报错，怎么处理？ attach_img shenqihao 2025-11-29 23252 shenqihao 2025-12-2 15:16
悬赏 预览 [国产FPGA]请问我固化了（图形用户界面）的程序，为啥显示屏还不亮啊 新人帖 fzy1234 2025-12-2 13137 QinQZ 2025-12-2 15:07
悬赏 预览 [XILINX]vitis烧录后ILA不能自动弹出 新人帖 246dujua 2025-11-29 33351 QinQZ 2025-12-2 09:08
预览 [国产FPGA]高亮数码管数显屏驱动芯片超小体积LED驱动IC原厂VK16K33C/CQ SOP20/QFN20灰度16级 attach_img 草莓888 2025-11-28 02965 草莓888 2025-11-28 15:30
预览 [XILINX]ov5640 v4l2驱动开发系统宕机 Herien 2025-11-27 02800 Herien 2025-11-27 23:54
预览 [XILINX]【阿东手把手教你学FPGA】ZYNQ AXI DMA裸机开发实战：打通ADC数据到以太网的高速通道 attach_img dongguo100 2025-11-27 04248 dongguo100 2025-11-27 15:19
下一页 »
12345678910... 87下一页
 返 回 发新帖
关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

如发现本坛存在违规或侵权内容， 请点击这里发送邮件举报 （或致电020-38271790）。请提供侵权说明和联系方式。我们将及时审核依法处理，感谢配合。

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2026-6-17 00:39

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块