OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (46)

正点原子FPGA 今日: 2 |主题: 4251|排名: 39 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
已解决 预览 [ALTERA]高速ad da采集 用uart发送给上位机 attach_img 啥都不会的佩奇 2020-7-22 4010866 QinQZ 2020-8-15 11:14
已解决 预览 [ALTERA]请问下,KEY检测的时候电流为什么有8mA? 新人帖 xczhaony 2020-8-10 108485 xczhaony 2020-8-15 08:27
已解决 预览 [其他]正点原子新起点,做OV7725摄像头VGA显示实验遇到花屏问题,步骤图片都放在里面了 新人帖 attach_img wslqxsar 2020-6-4 137986 huanghu1230 2020-8-14 23:09
已解决 预览 [XILINX]使用petalinux2018.3编译工程报错 attach_img hahah 2020-5-24 49113 ztc123456 2020-8-14 16:44
预览 [ALTERA]小白求助急急急!!!! 新人帖 mzm123 2020-8-14 05267 mzm123 2020-8-14 15:09
悬赏 预览 [ALTERA]ov5640寄存器 像素大小配置问题 attach_img 爱吃萝卜的柯基 2020-8-8 69055 一飞冲天741 2020-8-14 13:52
悬赏 预览 [ALTERA]nios ii程序配置问题,读取文件错误 attach_img wxYchSWKOS 2020-8-12 18137 wxYchSWKOS 2020-8-14 08:28
已解决 预览 [其他]达芬奇A7的资料怎么下载不了?? 新人帖 Liyx 2020-8-11 46055 jermy_z 2020-8-13 16:18
预览 ccs3.3安装包 ceiba9 2014-5-7 815720 fuyunliushuizjf 2020-8-13 08:44
悬赏 预览 [ALTERA]正点原子FPGA探索板SDRAM芯片 wxYchSWKOS 2020-8-11 48039 wxYchSWKOS 2020-8-12 15:15
已解决 预览 [XILINX]启明星uboot时无法找到以太网(no ethernet found) 新人帖 como04052215 2020-8-10 17073 como04052215 2020-8-11 19:41
已解决 预览 [ALTERA]原子哥FPGA的OV7725显示实验怎么将不带FIFO改成带FIFO 新人帖 huanghu1230 2020-8-10 27034 QinQZ 2020-8-11 09:12
悬赏 预览 [XILINX]Verilog定点乘积再截位语句该怎样优化? 新人帖 hht238000 2020-8-7 37650 932904676xy 2020-8-10 09:40
已解决 预览 [XILINX]使用HLS构建的滤波器处理的数据如何发送给PC? zdyzILS 2020-8-9 16852 QinQZ 2020-8-9 17:12
已解决 预览 [ALTERA]各位大神门 怎么在时钟上下边沿都触发采样信号呀 fdsfgsgsdf 2020-8-8 37299 爱吃萝卜的柯基 2020-8-9 15:49
预览 [XILINX]vivado 中找不到想要的flash型号 新人帖 attach_img XIANGMING 2020-8-8 35670 932904676xy 2020-8-9 10:05
悬赏 预览 [ALTERA]NIOS求助 无法添加EPCS 求各位大大帮忙!!! attachment vampirei 2019-8-20 37980 xiaojielzl 2020-8-8 17:18
已解决 预览 [ALTERA]sdram中pll有一个warning 有没有大佬能帮忙看一下 爱吃萝卜的柯基 2020-7-31 37554 爱吃萝卜的柯基 2020-8-7 19:50
已解决 预览 [XILINX]请问vitis2019.2怎么像SDK那样打开例子代码? 新人帖 attach_img snakeeamail 2020-5-5 39290 DavidBrucesun 2020-8-7 10:35
已解决 预览 [ALTERA]nios ii SDRAM IP核配置一章Verilog编程的简单问题 attach_img wxYchSWKOS 2020-8-6 37294 wxYchSWKOS 2020-8-7 10:14
已解决 预览 [XILINX]请问某一由HLS生成的ip核从DDR内存读数据至片上BRAM,实测耗时比综合报告的多6到8倍是什么原因?? nuaaceieyty 2020-8-6 16683 鑫梦 2020-8-6 17:42
已解决 预览 [ALTERA]有人遇到过FPGA引出一些测试引脚,最后把这些信号放回去时,输出数据也会改变吗 15125413637 2020-8-5 47289 QinQZ 2020-8-6 15:36
已解决 预览 [ALTERA]FPGA I2S判断LRC发生沿跳变,会断断续续的 attach_img 15125413637 2020-8-4 37325 QinQZ 2020-8-5 09:36
悬赏 预览 [XILINX]裸核跑lwip,服务器,网线不插初始化问题 kl_upc 2020-7-28 26915 kl_upc 2020-8-5 09:15
悬赏 预览 [XILINX]有朋友共享一下安装了petalinux的Ubuntu吗 刘欣涵Chn 2020-8-2 19793 xiaotaotao 2020-8-4 09:56
已解决 预览 [ALTERA]IO口是否能配置为开集或者开漏输出? 3355AACC 2020-8-4 17323 QinQZ 2020-8-4 09:29
已解决 预览 [XILINX]有没有ZYNQ核心板的BTB的PCB封装啊 豪H 2020-8-2 15318 QinQZ 2020-8-3 09:04
已解决 预览 [ALTERA]i2s从机接收到的数据波形发生严重变形是为什么 15125413637 2020-7-31 48002 15125413637 2020-8-3 08:34
已解决 预览 [ALTERA]求个EP4CE10原理图 同系也行 attachment nmgbtzyf 2020-8-1 37639 nmgbtzyf 2020-8-2 10:21
悬赏 预览 [ALTERA]原子哥的 ETH socket 实现问题 attach_img baou001 2020-7-30 38431 鑫梦 2020-8-2 09:41
预览 [XILINX]【正点原子FPGA连载】第二十五章 以太网ARP测试实验--摘自【正点原子】领航者ZYNQ之FPGA开发指南_V1.2 attach_img 正点原子运营 2020-8-1 05370 正点原子01 2020-8-1 16:14
已解决 预览 [ALTERA]关于DDS驱动DAC芯片的困惑 attach_img xu123321 2020-7-27 77951 876270355 2020-7-31 11:24
已解决 预览 [ALTERA]关于FPGA 外设的地址线和数据线分时复用 attach_img fdsfgsgsdf 2020-7-29 37736 爱吃萝卜的柯基 2020-7-31 10:24
悬赏 预览 [ALTERA]RTC实时时钟断电恢复默认 怎么回事 爱吃萝卜的柯基 2020-7-29 27628 爱吃萝卜的柯基 2020-7-30 11:55
已解决 预览 [XILINX]请问原子板zynq能(同时一次)并行采集17路电压值吗 youxue 2020-7-13 99486 coxswain80 2020-7-29 14:27
已解决 预览 [XILINX]SDK下载程序后启明星开发板没反应? 新人帖 attach_img sstrugglee 2020-7-18 57583 coxswain80 2020-7-29 14:22
已解决 预览 [ALTERA]CPLD能不能像FPGA一样进行实时仿真 15125413637 2020-7-20 78765 932904676xy 2020-7-29 14:05
已解决 预览 [ALTERA]波形仿真是正确的,但下载到板子却显示不正确的波形 15125413637 2020-7-28 47373 15125413637 2020-7-29 11:16
已解决 预览 [ALTERA]关于FPGA代码内部执行的疑问 习惯了寂寞 2020-7-21 37292 习惯了寂寞 2020-7-28 10:52
预览 [其他]Java的基本语法。萌新可看。收藏。 liujiaz 2020-7-28 05695 liujiaz 2020-7-28 10:37
悬赏 预览 modelsim怎么对网表进行仿真 飞过漠北的蓝天 2019-2-14 36478 932904676xy 2020-7-27 11:27
已解决 预览 [其他]关于cpld/fpga引脚自主定义的问题 新人帖 yanchen 2020-7-26 16276 932904676xy 2020-7-27 11:24
预览 [XILINX]通过音频编解码芯片进行语音输入,并存储在DDR3中 DFCFPGADSP 2020-7-26 04107 DFCFPGADSP 2020-7-26 10:13
已解决 预览 [其他]使用cadence生成网表报错的问题 RmjZZ 2020-7-16 35603 RmjZZ 2020-7-24 18:55
预览 [XILINX]ZYNQ Qt & OpenCV开发环境搭建 新人帖 attachment xiaotaotao 2020-6-5 178406 糖醋茄子头 2020-7-24 14:56
已解决 预览 [ALTERA]新人问个基础问题,quartus编译已经通过,下载时点start没反应 新人帖 attach_img fdsfgsgsdf 2020-7-23 27680 陈乔恩 2020-7-24 09:47
已解决 预览 [ALTERA]正点原子 SDRAM 课程 地址总线的问题 新人帖 attach_img 爱吃萝卜的柯基 2020-7-23 28096 QinQZ 2020-7-24 09:41
已解决 预览 [ALTERA]CPLD/FPGA选型问题,价格便宜又实用的 15125413637 2020-7-23 37579 jiangyy 2020-7-24 09:32
预览 [ALTERA]分享一点遇到的关于CPLD的小东西 15125413637 2020-7-23 15564 QinQZ 2020-7-24 09:06
预览 [XILINX]【正点原子FPGA连载】第二十四章 MDIO接口读写测试实验--摘自【正点原子】领航者ZYNQ之FPGA开发指南_V1.2 attach_img 正点原子运营 2020-7-23 06337 正点原子01 2020-7-23 16:33
下一页 »
关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-9-19 17:31

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块