OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (47)

正点原子FPGA 今日: 0|主题: 4310|排名: 7 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
悬赏 预览 [ALTERA]FPGA报错 大神们来看一下!!!!!! attach_img fdsfgsgsdf 2020-8-3 29014 playboy840325 2020-9-2 15:23
悬赏 预览 [ALTERA]位选出现程序定义之外的值 新人帖 attach_img LSLA 2020-8-30 710931 playboy840325 2020-9-2 13:46
悬赏 预览 [XILINX]zynq裸机usb 主机或otg开发 kl_upc 2020-8-31 48273 kl_upc 2020-9-2 10:11
预览 [XILINX]【正点原子FPGA连载】第六章 程序固化实验--摘自【正点原子】领航者ZYNQ之嵌入式开发指南_V1.2 attach_img 正点原子运营 2020-9-1 27019 zhengpushi 2020-9-1 22:54
预览 [XILINX]【正点原子FPGA连载】第七章 UART串口中断实验--摘自【正点原子】领航者ZYNQ之嵌入式开发指南_V1.2 attach_img 正点原子运营 2020-9-1 06066 正点原子01 2020-9-1 17:52
预览 [XILINX]zynq的教程是抄的黑金的吗?怎么大同小异 新人帖 seanyoungs 2020-9-1 25900 QinQZ 2020-9-1 17:18
已解决 预览 [其他]达芬奇板子用户,想知道视频更新的周期 包子 2020-9-1 17072 QinQZ 2020-9-1 15:49
预览 [XILINX]【正点原子FPGA连载】第四章 AXI GPIO按键控制LED实验--摘自【正点原子】领航者ZYNQ之嵌入式开发指南_V1.2 attach_img 正点原子运营 2020-9-1 05930 正点原子01 2020-9-1 15:38
悬赏 预览 [ALTERA]直流信号能通过FIR低通滤波器幅度衰减了 忙碌的小姚 2020-8-31 18009 三叶草 2020-9-1 13:15
已解决 预览 [其他]请问达芬奇和开拓者有什么区别? q1305532270 2020-8-31 26240 正点原子 2020-9-1 01:48
已解决 预览 [ALTERA]altera的FPGA芯片是否内置了ID号 bucker 2020-5-9 89600 bucker 2020-8-31 22:35
预览 [XILINX]【正点原子FPGA连载】第三章 GPIO之EMIO按键控制LED实验--摘自【正点原子】领航者ZYNQ之嵌入式开发指南_V1.2 attach_img 正点原子运营 2020-8-31 06359 正点原子01 2020-8-31 17:49
预览 [XILINX]【正点原子FPGA连载】第一章 Hello World实验--摘自【正点原子】领航者ZYNQ之嵌入式开发指南_V1.2 attach_img 正点原子运营 2020-8-31 05555 正点原子01 2020-8-31 12:56
预览 [XILINX]【正点原子FPGA连载】第十三章 基于xfOpenCV的中值滤波实验--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-30 06019 正点原子01 2020-8-30 16:55
预览 [XILINX]【正点原子FPGA连载】第十二章 基于霍夫变换的直线检测实验--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-30 05903 正点原子01 2020-8-30 16:17
预览 [XILINX]【正点原子FPGA连载】第十一章 基于OV5640的自适应二值化实验--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-30 05879 正点原子01 2020-8-30 15:55
预览 [XILINX]【正点原子FPGA连载】第九章 基于OV5640的字符叠加实验--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-30 05522 正点原子01 2020-8-30 11:47
预览 [XILINX]【正点原子FPGA连载】第八章 基于OV5640的视频图像叠加实验--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-30 05716 正点原子01 2020-8-30 11:22
预览 [XILINX]【正点原子FPGA连载】第七章 OV5640摄像头Sobel边缘检测--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-28 05382 正点原子01 2020-8-28 17:16
预览 [XILINX]【正点原子FPGA连载】第六章 OV5640摄像头灰度显示实验--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-28 05911 正点原子01 2020-8-28 16:13
预览 [XILINX]【正点原子FPGA连载】第四章 呼吸灯实验--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-28 05519 正点原子01 2020-8-28 10:29
预览 [XILINX]【正点原子FPGA连载】第三章 按键控制LED实验--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-27 05091 正点原子01 2020-8-27 18:28
预览 [XILINX]【正点原子FPGA连载】第二章 LED闪烁实验--摘自【正点原子】领航者ZYNQ之HLS开发指南V1.1 attach_img 正点原子运营 2020-8-27 05373 正点原子01 2020-8-27 12:09
已解决 预览 [XILINX]请问一下,Verilog之中可以在同一个时钟上升沿之下,连续对一个变量赋值两次吗? attach_img zzk1996 2020-8-27 16342 932904676xy 2020-8-27 11:53
悬赏 预览 [XILINX]vivado SDK 调试遇到了问题,请各位指点 yrnb 2020-8-26 06255 yrnb 2020-8-26 23:19
已解决 预览 [XILINX]AXi GPIO实验,中断优先级 新人帖 attach_img yrnb 2020-8-24 28242 yrnb 2020-8-26 23:12
预览 [ALTERA]示波器问题,新手上路只能靠强大的网络 attachment nmgbtzyf 2020-8-26 06435 nmgbtzyf 2020-8-26 22:26
悬赏 预览 [ALTERA]求助基于FPGA人脸检测中管角分配的问题 attach_img huanghu1230 2020-8-25 37722 buyuangudan 2020-8-26 11:00
预览 [其他]AGM10K, Pin to Pin EP3C10E144/EP4CE10E22 无知者无畏 2020-8-26 06119 无知者无畏 2020-8-26 09:33
悬赏 预览 [ALTERA]动态数码管的自定义IP核打开工程之后和原子的视频不太一样 attach_img 啃瓜子的猫 2020-3-3 38398 鑫梦 2020-8-25 11:06
预览 [其他]AGM 6K FPGA,针对高容量且成本敏感的系统设计应用 新人帖 无知者无畏 2020-8-25 06195 无知者无畏 2020-8-25 11:02
已解决 预览 [XILINX]Hls 生成的ip核能不能不用ip 集成器里拖着连线,而是和普通ip一样例化使用? zdyzILS 2020-8-24 17441 QinQZ 2020-8-25 11:02
预览 [其他]AGM AG16K FPGA,面向大容量低成本的的系统应用 新人帖 无知者无畏 2020-8-25 06217 无知者无畏 2020-8-25 09:52
已解决 预览 [其他]时间差信号采集FPGA比STM32好在哪里? zhangyu6175 2020-8-21 26015 932904676xy 2020-8-25 09:42
已解决 预览 [ALTERA]quartus 点击破解软件应用后出现问题 attach_img 461233373 2020-8-24 16624 461233373 2020-8-24 19:01
已解决 预览 [XILINX]vivado如何只对代码中的某一个模块仿真? attach_img zdyzILS 2020-8-21 37987 932904676xy 2020-8-24 10:01
已解决 预览 [XILINX]fpga可以通过生成mcs文件固化程序,那么mcs文件之中同时包含的数据文件如何读取?(如何读取flash) attach_img zzk1996 2020-8-18 58148 zzk1996 2020-8-24 09:49
悬赏 预览 [ALTERA]altera浮点数运算ip核使用的问题 attach_img zdyzILS 2020-8-16 28428 QinQZ 2020-8-24 09:38
已解决 预览 [ALTERA]第一次画FPGA的板子JTAG烧录失败 新人帖 喽啰卖啰喽 2020-8-3 58291 喽啰卖啰喽 2020-8-24 08:14
悬赏 预览 [ALTERA]那大神能上传一份关于EP4CE22F17最小化电路图 boufbou 2020-8-23 16701 正点原子 2020-8-24 00:52
已解决 预览 [ALTERA]求助多个访问源访问资源怎么处理 dddggg 2020-8-14 37463 QinQZ 2020-8-23 10:04
悬赏 预览 [ALTERA]Nios II模块实例化时产生的12002号错误不知如何解决 新人帖 流浪zhe 2020-8-22 03575 流浪zhe 2020-8-22 22:18
预览 [XILINX]基于HLS卷积实现的Sobel边缘检测 attach_img SunML 2020-4-25 46580 SunML 2020-8-22 09:38
已解决 预览 [XILINX]tiezi !!!!!! 催更嘛 催更嘛 催更嘛 aaaaalaode 2020-8-20 37691 象牙塔 2020-8-21 13:29
已解决 预览 [ALTERA]数字识别的边界提取遇到的问题 Caoyaofu 2020-8-18 38000 Caoyaofu 2020-8-20 09:00
已解决 预览 [其他]Xilinx FPGA固化到片上Flash 876270355 2020-8-3 77274 STM32新手00 2020-8-18 21:47
预览 [ALTERA]FPGA OV7725 VGA显示是倒的? attach_img 无脸男 2020-4-20 46856 huanghu1230 2020-8-18 08:52
悬赏 预览 [ALTERA]adc芯片选择........adc芯片选择.... nmgbtzyf 2020-8-17 28011 nmgbtzyf 2020-8-18 07:19
预览 [ALTERA]fpga多时钟源的问题。 nmgbtzyf 2020-8-14 45625 nmgbtzyf 2020-8-17 20:52
预览 [XILINX]分频的波形出不来-FPGA新手,求助一下 新人帖 attach_img MambaLZ 2020-8-16 15500 932904676xy 2020-8-17 16:41
下一页 »
关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-12-14 12:19

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块