OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
收藏本版 (45)

正点原子FPGA 今日: 2 |主题: 4212|排名: 41 

版主: QinQZ, dongguo100
作者 回复/查看 最后发表
预览 [其他]Java的基本语法。萌新可看。收藏。 liujiaz 2020-7-28 05516 liujiaz 2020-7-28 10:37
悬赏 预览 modelsim怎么对网表进行仿真 飞过漠北的蓝天 2019-2-14 36300 932904676xy 2020-7-27 11:27
已解决 预览 [其他]关于cpld/fpga引脚自主定义的问题 新人帖 yanchen 2020-7-26 16130 932904676xy 2020-7-27 11:24
预览 [XILINX]通过音频编解码芯片进行语音输入,并存储在DDR3中 DFCFPGADSP 2020-7-26 04023 DFCFPGADSP 2020-7-26 10:13
已解决 预览 [其他]使用cadence生成网表报错的问题 RmjZZ 2020-7-16 35450 RmjZZ 2020-7-24 18:55
预览 [XILINX]ZYNQ Qt & OpenCV开发环境搭建 新人帖 attachment xiaotaotao 2020-6-5 178009 糖醋茄子头 2020-7-24 14:56
已解决 预览 [ALTERA]新人问个基础问题,quartus编译已经通过,下载时点start没反应 新人帖 attach_img fdsfgsgsdf 2020-7-23 27490 陈乔恩 2020-7-24 09:47
已解决 预览 [ALTERA]正点原子 SDRAM 课程 地址总线的问题 新人帖 attach_img 爱吃萝卜的柯基 2020-7-23 27832 QinQZ 2020-7-24 09:41
已解决 预览 [ALTERA]CPLD/FPGA选型问题,价格便宜又实用的 15125413637 2020-7-23 37417 jiangyy 2020-7-24 09:32
预览 [ALTERA]分享一点遇到的关于CPLD的小东西 15125413637 2020-7-23 15379 QinQZ 2020-7-24 09:06
预览 [XILINX]【正点原子FPGA连载】第二十四章 MDIO接口读写测试实验--摘自【正点原子】领航者ZYNQ之FPGA开发指南_V1.2 attach_img 正点原子运营 2020-7-23 06156 正点原子01 2020-7-23 16:33
已解决 预览 [ALTERA]关于I2C驱动ad芯片的一些问题 attach_img xu123321 2020-7-13 37419 爱吃萝卜的柯基 2020-7-23 10:09
已解决 预览 [ALTERA]FPGA EP4CE+SDROM+FALSH 画板 新人帖 baou001 2020-7-11 57285 忙碌的小姚 2020-7-22 22:55
预览 [XILINX]【正点原子FPGA连载】第二十三章 高速AD/DA实验--摘自【正点原子】领航者ZYNQ之FPGA开发指南_V1.2 attach_img 正点原子运营 2020-7-22 05627 正点原子01 2020-7-22 15:33
已解决 预览 [ALTERA]数字识别demo里的边界读取 Caoyaofu 2020-7-20 47175 932904676xy 2020-7-22 09:30
预览 [XILINX]领航者以太网回环实验:无法实现回环 新人帖 pumpkin0621 2020-7-21 15041 QinQZ 2020-7-22 09:17
已解决 预览 [XILINX]请问ZYNQ启动Linux后如何配置连接互联网? 所以一会吃啥 2020-7-21 16511 xiaotaotao 2020-7-21 14:46
已解决 预览 [ALTERA]关于FPGA中I2S左右声道数据的问题 15125413637 2020-7-20 46865 QinQZ 2020-7-21 11:35
已解决 预览 [ALTERA]FPGA计算定点小数的通用方法 新人帖 暗魔邪神虎 2020-3-13 67906 932904676xy 2020-7-20 09:21
已解决 预览 [ALTERA]Modelsim仿真没有输出波形 attach_img 习惯了寂寞 2020-7-18 27255 习惯了寂寞 2020-7-19 13:22
已解决 预览 [ALTERA]数字识别教程 代码中 图像分割模块 的若干疑问 新人帖 attach_img Caoyaofu 2020-7-15 67829 Caoyaofu 2020-7-18 08:32
已解决 预览 [XILINX]求教HLS里遇到SIGSGEV报错怎么解决 attach_img nuaaceieyty 2020-7-16 24739 SunML 2020-7-17 09:04
悬赏 预览 [其他]quartus如果掉用ip核如何实现与modelsim的联合仿真。 xxxjm 2020-7-14 56327 QinQZ 2020-7-16 19:29
已解决 预览 [ALTERA]用开拓者FPGA开发板实现简单DDS,按键控制频率和相位出现问题 attach_img wxYchSWKOS 2020-5-26 156362 QinQZ 2020-7-16 14:16
悬赏 预览 第十一章 四通道幅频相可调DDS信号发生器 下 qwe1231231122 2019-5-30 25885 技艺电子 2020-7-16 09:47
预览 [ALTERA]自制DDS函数发生器+上位机 attach_img 成理第一帅0_0 2019-11-18 36424 技艺电子 2020-7-16 09:46
预览 【小梅哥FPGA进阶教程】MC8051软核在FPGA上的使用 下 attach_img 芯航线跑堂 2017-2-15 16707 技艺电子 2020-7-15 18:35
预览 [XILINX]【正点原子FPGA连载】第二十一章 RTC实时时钟LCD显示实验--摘自【正点原子】领航者ZYNQ之FPGA开发指南_V1.2 attach_img 正点原子运营 2020-7-15 05100 正点原子01 2020-7-15 17:47
已解决 预览 [ALTERA]高速AD卡按照30Mbps采集的数据用以太网发送,速率够吗? zdyzILS 2020-7-14 37082 QinQZ 2020-7-15 14:43
悬赏 预览 求助——如何使用FPGA做PID控制?????? 新人帖 hiffeexie 2019-7-27 26140 技艺电子 2020-7-15 11:02
已解决 预览 [ALTERA]NIOS2的示波器例程,在不改LCD驱动的情况下,能不能用7吋rgb屏幕运行? zdyzILS 2020-7-14 27349 QinQZ 2020-7-15 09:45
预览 [ALTERA]高速AD-DA模块低通滤波器的具体参数问题 attach_img wxYchSWKOS 2020-7-14 14671 wxYchSWKOS 2020-7-15 08:52
预览 [其他]modelsim 之前仿真还是对的,突然无法仿真了 attach_img - [回帖奖励 2 ] xxxjm 2020-7-8 157259 xxxjm 2020-7-14 21:20
已解决 预览 [其他]modelsim仿真,之前都是对的,波形都出来了,现在仿真不了了 attach_img xxxjm 2020-7-9 56484 xxxjm 2020-7-14 21:18
预览 [XILINX]ZYNQ用EMIO扩展网络通信的问题 zhubaojun 2020-7-14 04726 zhubaojun 2020-7-14 11:19
已解决 预览 [XILINX]SDK2018.3里include了“math.h”但无法调用其中函数 nuaaceieyty 2020-7-13 26497 三叶草 2020-7-14 10:01
已解决 预览 [其他]负压电路的产生原理和方法 新人帖 attach_img iji 2020-7-13 16073 正点原子 2020-7-13 23:23
预览 [其他]Modelsim安装破解好,一打开就退出。 潘长青 2019-8-26 36046 f15628921037 2020-7-13 21:58
已解决 预览 [ALTERA]开拓者【第四十三章 以太网通信实验】的crc疑问? 新人帖 attach_img leicai04 2020-7-13 17745 QinQZ 2020-7-13 20:26
已解决 预览 [其他]求助modelsim难题,之前能仿真,但图斐然就不能仿真了,也不报错,过来好久出现了下面的错误 attach_img xxxjm 2020-7-12 23193 xxxjm 2020-7-13 19:07
已解决 预览 [XILINX]zynq7000支持超过1g的内存吗 attach_img tangluo 2020-7-12 37515 tangluo 2020-7-13 14:38
预览 [其他]modelsim百度都没找到解决方案 attach_img xxxjm 2020-7-12 04251 xxxjm 2020-7-12 09:52
预览 [ALTERA]quartus II 13.1 闪退 原子开拓者提供的 破解后 新人帖 wanggong 2019-10-16 56255 baou001 2020-7-11 09:53
预览 [ALTERA]请问那位大神有99SE下的EP4CE的PCB封装库 boufbou 2020-7-5 34853 baou001 2020-7-11 09:52
已解决 预览 [ALTERA]开拓者FPGA音频实验里,adc_data数据类型是什么呢 新人帖 Atlantis66 2020-7-10 17895 SunML 2020-7-11 09:49
悬赏 预览 [ALTERA]16位数据读写的i2c通信问题 attach_img xu123321 2020-7-10 18690 QinQZ 2020-7-10 16:14
已解决 预览 [ALTERA]ad_clk <= ~ad_clk是怎么实现二分频的??? attach_img zdyzILS 2020-7-9 37253 zdyzILS 2020-7-10 08:29
预览 [其他]以太网发送数据时,数据是在下降沿切换,写代码时,为什么是上升沿触发 新人帖 attach_img DFCFPGADSP 2020-7-7 35168 DFCFPGADSP 2020-7-8 08:08
预览 [XILINX]【正点原子FPGA连载】第二十章 EEPROM读写测试实验--摘自【正点原子】领航者ZYNQ之FPGA开发指南_V1.2 attach_img 正点原子运营 2020-7-7 05232 正点原子01 2020-7-7 10:44
已解决 预览 [ALTERA]cyclone IV里的这几个IP核的是不是免费的? attach_img zdyzILS 2020-7-4 18079 QinQZ 2020-7-7 09:53
下一页 »
关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-7-18 22:14

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

返回顶部 返回版块