正点原子FPGA 今日: 0|主题: 3973|排名: 36

版主: QinQZ, dongguo100

1 ... 51 52 53 545556 57 58 59 ... 80 / 80 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

预览 [ALTERA]Error (10200): Verilog HDL Conditional Statement error at flow_led.v(12): cannot match operand(s) in the condition to...	会飞的鸭鸭 2020-5-26	15571	932904676xy 2020-5-27 15:21
预览 [XILINX]【正点原子FPGA连载】第四章 Vivado软件的安装和使用--摘自【正点原子】领航者ZYNQ之FPGA开发指南_V1.2	正点原子运营 2020-5-27	06010	正点原子01 2020-5-27 12:27
预览 [ALTERA]nios下载固化elf文件时，EPCS出现问题	Ylant 2020-5-22	36712	Ylant 2020-5-25 21:42
预览 [ALTERA]FPGA编译后很多警告咋回事？别人编译没问题	qzxht1988 2019-9-19	59833	15229283912 2020-5-25 10:19
预览 [其他]球球各位大佬了正点的开拓者的资料盘链接失效了有大佬有嘛可否分享一下	山山而川又而川 2020-5-24	24288	山山而川又而川 2020-5-24 20:29
预览 [其他]J-LINK 的固件v8怎么升级到v9	bl2020 2020-5-22	55691	bl2020 2020-5-24 10:55
预览 [其他]大家可以分享一些时序约束的学习资料吗？Altera和Xilinx的都可以	joker丿 2020-5-23	25397	QinQZ 2020-5-24 09:05
预览 [XILINX]【正点原子FPGA连载】第二章实验平台简介--摘自【正点原子】领航者ZYNQ之FPGA开发指南_V1.2	正点原子运营 2020-5-19	04859	正点原子01 2020-5-19 15:29
预览 [ALTERA]不用fifo，如何控制fpga对SDRAM读写	zx630586328 2020-4-5	58442	字么 2020-5-19 14:23
预览 [XILINX]【正点原子FPGA连载】第一章 ZYNQ简介--摘自【正点原子】领航者ZYNQ之FPGA开发指南_V1.2	正点原子运营 2020-5-18	04937	正点原子01 2020-5-18 17:05
预览 [ALTERA]STM32L152低功耗片子使用方法	新入手 2020-1-15	15142	pan190127663 2020-5-18 15:42
预览 [ALTERA]VGA显示中的横纵坐标设置的问题	RmjZZ 2020-5-15	26535	SunML 2020-5-16 17:30
预览 [ALTERA]开拓者怎么实现在LCD屏幕上或者VGA连接到显示器上绘制示波器一样的动态采集曲线？	zdyzILS 2020-5-14	16812	932904676xy 2020-5-15 16:17
预览 [XILINX]ZYNQ 7020 PL经AXI DMA向PS写数据出现AXI DMA错误中断	HC1 2020-5-14	23554	xiaotaotao 2020-5-15 09:20
预览 [ALTERA]关于quartus自带的FIFO ip核	周童浩 2020-4-8	36267	932904676xy 2020-5-14 16:37
预览 [XILINX]【正点原子产品资料】启明星ZYNQ开发板资料下载和技术讨论链接	原子哥 2019-10-23	415350	li17861101529 2020-5-14 10:13
预览 [ALTERA]【正点原子FPGA连载】第三十三章 SDRAM读写测试实验--摘自《正点原子开拓者FPGA开发指南》	正点原子运营 2019-5-21	68178	QinQZ 2020-5-14 09:35
预览 [ALTERA]FPGA与STM32比较:,感觉STM32也很强大了,很多项目都能满足需求.项目中用FPGA多吗,什么时候用到FPGA,并行这个优点实际项目中用...	沧海寻雾 2019-8-10	16157	xiangbinbin173 2020-5-14 00:35
预览 [ALTERA]cyclone V怎么使用pll进行分频倍频	wyn1314 2020-3-9	35377	xiangbinbin173 2020-5-13 23:55
预览 [ALTERA]请问always块电平触发时，每次电平改变，always块只执行一次吗？	kqkqk 2019-9-2	2610445	xiangbinbin173 2020-5-13 23:49
预览用FPGA发脉冲会莫名其妙的丢脉冲	枫叶情缘 2014-7-21	1411461	向彬彬173 2020-5-13 23:23
预览 [ALTERA]SDRAM 工作在150M不正常？	bbzwan 2020-5-7	67408	hbb346 2020-5-12 18:27
预览 [ALTERA]关于forever的语法错误，这是verilog数字系统设计教程夏宇闻的第五章最后一题	啥都不会的佩奇 2020-5-1	127567	啥都不会的佩奇 2020-5-11 21:33
预览 [ALTERA]问一个关于摄像头采集的问题	boufbou 2020-5-10	36910	boufbou 2020-5-11 15:43
预览 [ALTERA]关于模块连接的问题	塞北江南 2020-5-9	34933	932904676xy 2020-5-11 14:00
预览 [XILINX]开拓者能用vivado烧录吗	czx1 2020-5-10	14560	932904676xy 2020-5-11 11:06
预览 [ALTERA]基于FPGA的智能车供电问题	塞北江南 2020-5-9	24714	qingmei168 2020-5-9 22:26
预览 [ALTERA]关于Avalon-MM Pipline Bridge IP core中地址总线宽度设置的问题	flybabby 2020-5-5	56596	QinQZ 2020-5-8 09:39
预览 [ALTERA]开拓者以太网通讯移植问题求助	DHMrwang 2020-5-6	105567	QinQZ 2020-5-7 19:43
预览 [XILINX]谁有正点原子的逻辑设计指南，重新下的话太麻烦了，谢谢	啥都不会的佩奇 2020-5-6	35768	啥都不会的佩奇 2020-5-6 16:12
预览 [ALTERA]新起点FPGA开发板有关于触摸屏的例程吗	CETC 2020-5-5	26894	2018Love 2020-5-6 15:15
预览 [其他]FPGA的数字识别工程在哪有完整例程啊	Lv学徒 2020-5-6	24628	源来如此 2020-5-6 14:23
预览 [ALTERA]例化两个ROM时编译报错的问题	RmjZZ 2020-4-27	1310238	RmjZZ 2020-5-6 13:47
预览【开源骚客】《轻松设计SDRAM控制器》第二讲—串口接收模块设计及仿真验证	Kevin·Deng 2017-3-11	117338	dragonmild 2020-5-6 11:36
预览 [ALTERA]关于NIOS2 RUN AS EPCS出错问题	DontBACK 2020-4-17	66516	xiaojielzl 2020-5-4 00:27
预览 [XILINX]想买领航者开发板，不知道板子资料后续还有更新吗	duandongjian 2020-3-23	46681	childerxxx 2020-5-1 22:38
预览 [ALTERA]怎样把IO脚设置成不同的输出方式？	jshzp 2020-4-28	57288	bucker 2020-4-30 18:46
预览 [其他]modelsim仿真出错一直找不到原因	lvdezhen 2020-4-30	15902	QinQZ 2020-4-30 15:19
预览 [ALTERA]新起点开发板的流水灯代码只有两个灯轮流亮，帮我检查一下代码谢谢	圆梦今宵 2020-1-20	67719	圆梦今宵 2020-4-29 22:14
预览 [ALTERA]IIC总线sclk下降沿直接变sda数据，sclk上升沿直接读取sda数据？？？	chunyu5888 2020-4-29	17412	chunyu5888 2020-4-29 21:34
预览 [其他]两种三段式状态机中的区别	chunyu5888 2020-4-22	58286	chunyu5888 2020-4-29 21:32
预览 [ALTERA]数字识别中的例化全局时钟模块怎么运用	王伟鹏 2020-4-29	15129	鑫梦 2020-4-29 20:40
预览 [ALTERA]求助一个nios2中的FIFO接口	DontBACK 2020-4-29	06513	DontBACK 2020-4-29 14:56
预览 [ALTERA]求解答！在学习动态数码管显示时一个时序逻辑中的问题	lzqsleep 2020-4-29	17936	QinQZ 2020-4-29 11:00
预览 [ALTERA]以太网通信有问题，数据抓包只显示了发送，而没有接收	啥都不会的佩奇 2020-4-12	128495	啥都不会的佩奇 2020-4-29 09:43
预览 [ALTERA]FPGA_数字识别工程_在lcd模块的mode模式为高电平时怎么还能抓场同步信号的下降沿	王伟鹏 2020-4-22	37440	王伟鹏 2020-4-28 21:37
预览 [ALTERA]nios II的epcs软件下载后出现Can't open flash device	王伟鹏 2020-4-28	07146	王伟鹏 2020-4-28 21:36
预览 [ALTERA]Verilog 用ID定义不同信号	Soitgoes 2020-4-28	57925	QinQZ 2020-4-28 13:44
预览 [ALTERA]向数组内赋值，赋值不进去	liuhj123 2020-4-26	57851	liuhj123 2020-4-28 09:48
预览 [ALTERA]在彩条显示实验中，我把驱动模块单独仿真了一下，但是仿真图输出的为什么都是0，有大佬可以解释下吗	RmjZZ 2020-4-4	37046	RmjZZ 2020-4-27 19:02

1 ... 51 52 53 545556 57 58 59 ... 80 / 80 页下一页

帐号		自动登录	找回密码
密码			立即注册

正点原子FPGA 今日: 0|主题: 3973|排名: 36

原子哥极力推荐 /2