OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 7758|回复: 6

[ALTERA] 求解这个程序为啥没有流水灯的效果

[复制链接]

1

主题

2

帖子

0

精华

新手入门

积分
10
金钱
10
注册时间
2020-8-18
在线时间
1 小时
发表于 2020-10-20 00:27:12 | 显示全部楼层 |阅读模式
1金钱
module lmx(
    input               sys_clk  ,  //系统时钟
    input               sys_rst_n,  //系统复位,低电平有效
         
    output  reg  [3:0]  led      //4个LED灯
       
    );

//reg define
reg [23:0] counter;
reg [1:0]  flag;

//*****************************************************
//**                    main code
//*****************************************************

//计数器对系统时钟计数,计时0.2秒
always @(posedge sys_clk or negedge sys_rst_n) begin
    if (!sys_rst_n)
        counter <= 24'd0;
                else if(flag==2'b11)
                flag=0;
    else if (counter < 24'd1000_0001)begin//1000_0001
        counter <= counter + 1'b1;
                 flag<= flag;
                 end
    else
        begin
        counter <= 24'd0;
                 flag<=flag+1;
                 end
end



always @(posedge sys_clk or negedge sys_rst_n) begin
   case(flag)
   2'b00:  led<=4'b1000;
   2'b01:  led<=4'b0100;
   2'b10:  led<=4'b0010;
   2'b11:  led<=4'b0001;
   default: led<=4'b0000;
endcase
end
endmodule

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

0

主题

10

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
249
金钱
249
注册时间
2020-4-22
在线时间
73 小时
发表于 2020-10-21 10:28:43 | 显示全部楼层
20201021102347.png
当flag==2'b11的时候,flag=0,时间太短了,肉眼看不出来第四个LED亮了
回复

使用道具 举报

1

主题

2

帖子

0

精华

新手入门

积分
10
金钱
10
注册时间
2020-8-18
在线时间
1 小时
 楼主| 发表于 2020-10-21 22:46:31 | 显示全部楼层
陈乔恩 发表于 2020-10-21 10:28
当flag==2'b11的时候,flag=0,时间太短了,肉眼看不出来第四个LED亮了

这个我仿出来也是这样,但是这也应该可以看到3个灯的流水灯效果,我的上板结果是四个灯半亮,即使我把程序改成输出全为0也是。应该是编译过程哪里出了问题
回复

使用道具 举报

0

主题

10

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
249
金钱
249
注册时间
2020-4-22
在线时间
73 小时
发表于 2020-10-23 09:23:14 | 显示全部楼层
lmx941 发表于 2020-10-21 22:46
这个我仿出来也是这样,但是这也应该可以看到3个灯的流水灯效果,我的上板结果是四个灯半亮,即使我把程 ...

我这边下进去是3个灯的流水灯效果,你可以检查下管脚分配设置有无问题,也可以先下正点原子的流水灯的源代码排查硬件问题
回复

使用道具 举报

11

主题

139

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
490
金钱
490
注册时间
2017-10-29
在线时间
150 小时
发表于 2020-11-2 16:42:11 | 显示全部楼层
FPGA的管脚,你不给他添加约束时,他会有一个默认的约束态,不同器件可能不太一样,可能说若的下拉,或者是浮空什么的,如果是类似弱下拉,第四个LED你没加约束的情况下,微亮是正常的
回复

使用道具 举报

2

主题

132

帖子

0

精华

高级会员

Rank: 4

积分
648
金钱
648
注册时间
2020-4-21
在线时间
83 小时
发表于 2020-11-2 19:05:52 | 显示全部楼层
你把flag等于11的条件上再与上个counter等于24'd1000_0001这个条件就可以了
回复

使用道具 举报

2

主题

132

帖子

0

精华

高级会员

Rank: 4

积分
648
金钱
648
注册时间
2020-4-21
在线时间
83 小时
发表于 2020-11-2 19:06:27 | 显示全部楼层
if (!sys_rst_n)
        counter <= 24'd0;
                else if(flag==2'b11 && counter == 24'd1000_0001)
                flag=0;
    else if (counter < 24'd1000_0001)begin//1000_0001
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-3 16:37

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表