正点原子FPGA 今日: 0|主题: 4041|排名: 3

版主: QinQZ, dongguo100

1 ... 48 49 50 515253 54 55 56 ... 81 / 81 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

预览 [XILINX]请问一下，Verilog之中可以在同一个时钟上升沿之下，连续对一个变量赋值两次吗？	zzk1996 2020-8-27	15735	932904676xy 2020-8-27 11:53
预览 [XILINX]vivado SDK 调试遇到了问题，请各位指点	yrnb 2020-8-26	05705	yrnb 2020-8-26 23:19
预览 [XILINX]AXi GPIO实验，中断优先级	yrnb 2020-8-24	26881	yrnb 2020-8-26 23:12
预览 [ALTERA]示波器问题，新手上路只能靠强大的网络	nmgbtzyf 2020-8-26	05283	nmgbtzyf 2020-8-26 22:26
预览 [ALTERA]求助基于FPGA人脸检测中管角分配的问题	huanghu1230 2020-8-25	36553	buyuangudan 2020-8-26 11:00
预览 [其他]AGM10K, Pin to Pin EP3C10E144/EP4CE10E22	无知者无畏 2020-8-26	04865	无知者无畏 2020-8-26 09:33
预览 [ALTERA]动态数码管的自定义IP核打开工程之后和原子的视频不太一样	啃瓜子的猫 2020-3-3	37135	鑫梦 2020-8-25 11:06
预览 [其他]AGM 6K FPGA，针对高容量且成本敏感的系统设计应用	无知者无畏 2020-8-25	04933	无知者无畏 2020-8-25 11:02
预览 [XILINX]Hls 生成的ip核能不能不用ip 集成器里拖着连线，而是和普通ip一样例化使用？	zdyzILS 2020-8-24	16049	QinQZ 2020-8-25 11:02
预览 [其他]AGM AG16K FPGA，面向大容量低成本的的系统应用	无知者无畏 2020-8-25	05010	无知者无畏 2020-8-25 09:52
预览 [其他]时间差信号采集FPGA比STM32好在哪里？	zhangyu6175 2020-8-21	24763	932904676xy 2020-8-25 09:42
预览 [ALTERA]quartus 点击破解软件应用后出现问题	461233373 2020-8-24	16025	461233373 2020-8-24 19:01
预览 [XILINX]vivado如何只对代码中的某一个模块仿真？	zdyzILS 2020-8-21	36431	932904676xy 2020-8-24 10:01
预览 [XILINX]fpga可以通过生成mcs文件固化程序，那么mcs文件之中同时包含的数据文件如何读取？（如何读取flash）	zzk1996 2020-8-18	56445	zzk1996 2020-8-24 09:49
预览 [ALTERA]altera浮点数运算ip核使用的问题	zdyzILS 2020-8-16	27029	QinQZ 2020-8-24 09:38
预览 [ALTERA]第一次画FPGA的板子JTAG烧录失败	喽啰卖啰喽 2020-8-3	56947	喽啰卖啰喽 2020-8-24 08:14
预览 [ALTERA]那大神能上传一份关于EP4CE22F17最小化电路图	boufbou 2020-8-23	16053	正点原子 2020-8-24 00:52
预览 [ALTERA]求助多个访问源访问资源怎么处理	dddggg 2020-8-14	36224	QinQZ 2020-8-23 10:04
预览 [ALTERA]Nios II模块实例化时产生的12002号错误不知如何解决	流浪zhe 2020-8-22	03417	流浪zhe 2020-8-22 22:18
预览 [XILINX]基于HLS卷积实现的Sobel边缘检测	SunML 2020-4-25	45230	SunML 2020-8-22 09:38
预览 [XILINX]tiezi !!!!!! 催更嘛催更嘛催更嘛	aaaaalaode 2020-8-20	36345	象牙塔 2020-8-21 13:29
预览 [ALTERA]数字识别的边界提取遇到的问题	Caoyaofu 2020-8-18	36810	Caoyaofu 2020-8-20 09:00
预览 [其他]Xilinx FPGA固化到片上Flash	876270355 2020-8-3	75820	STM32新手00 2020-8-18 21:47
预览 [ALTERA]FPGA OV7725 VGA显示是倒的？	无脸男 2020-4-20	45613	huanghu1230 2020-8-18 08:52
预览 [ALTERA]adc芯片选择........adc芯片选择....	nmgbtzyf 2020-8-17	26894	nmgbtzyf 2020-8-18 07:19
预览 [ALTERA]fpga多时钟源的问题。	nmgbtzyf 2020-8-14	44462	nmgbtzyf 2020-8-17 20:52
预览 [XILINX]分频的波形出不来-FPGA新手，求助一下	MambaLZ 2020-8-16	14251	932904676xy 2020-8-17 16:41
预览【良心总结】芯航线FPGA教程手册V1.10。小梅哥文集。主要介绍FPGA开发中的各种经验和操作，适合作为技术手册使用	小梅哥 2016-3-20	1911776	huanghu1230 2020-8-17 16:03
预览 [XILINX]裸跑 emmc读写高地址失败问题	kl_upc 2020-8-12	86233	kl_upc 2020-8-17 14:05
预览 [ALTERA]第一次画FPGA的板子，JTAG烧录失败	喽啰卖啰喽 2020-8-3	46983	喽啰卖啰喽 2020-8-17 08:32
预览 [XILINX]求助：启明星单独移植uboot卡住	como04052215 2020-8-16	05678	como04052215 2020-8-16 12:53
预览 [XILINX]ubuntu安装xilinx SDK时账号无法登录	pilgrim132 2020-7-9	36420	como04052215 2020-8-16 12:47
预览 [其他]达芬奇A7售价略高，这次发布的达芬奇反响不是很热烈啊	coxswain80 2020-8-13	14533	QinQZ 2020-8-15 11:41
预览 [其他]小白求教，fpga如何读取高速ad	dpf12138 2020-8-13	24557	QinQZ 2020-8-15 11:39
预览 [ALTERA]AD采集不平稳是什么原因？	zdyzILS 2020-8-14	16859	QinQZ 2020-8-15 11:37
预览 [ALTERA]正点原子FPGA开拓板pll ip核能否产生48k的稳定时钟？	wxYchSWKOS 2020-8-14	16681	QinQZ 2020-8-15 11:26
预览 [ALTERA]高速ad da采集用uart发送给上位机	啥都不会的佩奇 2020-7-22	408467	QinQZ 2020-8-15 11:14
预览 [ALTERA]请问下，KEY检测的时候电流为什么有8mA?	xczhaony 2020-8-10	107226	xczhaony 2020-8-15 08:27
预览 [其他]正点原子新起点，做OV7725摄像头VGA显示实验遇到花屏问题，步骤图片都放在里面了	wslqxsar 2020-6-4	136553	huanghu1230 2020-8-14 23:09
预览 [XILINX]使用petalinux2018.3编译工程报错	hahah 2020-5-24	47855	ztc123456 2020-8-14 16:44
预览 [ALTERA]小白求助急急急！！！！	mzm123 2020-8-14	04419	mzm123 2020-8-14 15:09
预览 [ALTERA]ov5640寄存器像素大小配置问题	爱吃萝卜的柯基 2020-8-8	67724	一飞冲天741 2020-8-14 13:52
预览 [ALTERA]nios ii程序配置问题，读取文件错误	wxYchSWKOS 2020-8-12	17078	wxYchSWKOS 2020-8-14 08:28
预览 [其他]达芬奇A7的资料怎么下载不了？？	Liyx 2020-8-11	45032	jermy_z 2020-8-13 16:18
预览 ccs3.3安装包	ceiba9 2014-5-7	814405	fuyunliushuizjf 2020-8-13 08:44
预览 [ALTERA]正点原子FPGA探索板SDRAM芯片	wxYchSWKOS 2020-8-11	47031	wxYchSWKOS 2020-8-12 15:15
预览 [XILINX]启明星uboot时无法找到以太网（no ethernet found)	como04052215 2020-8-10	15868	como04052215 2020-8-11 19:41
预览 [ALTERA]原子哥FPGA的OV7725显示实验怎么将不带FIFO改成带FIFO	huanghu1230 2020-8-10	26119	QinQZ 2020-8-11 09:12
预览 [XILINX]Verilog定点乘积再截位语句该怎样优化？	hht238000 2020-8-7	36645	932904676xy 2020-8-10 09:40
预览 [XILINX]使用HLS构建的滤波器处理的数据如何发送给PC？	zdyzILS 2020-8-9	15968	QinQZ 2020-8-9 17:12

1 ... 48 49 50 515253 54 55 56 ... 81 / 81 页下一页

帐号		自动登录	找回密码
密码			立即注册

正点原子FPGA 今日: 0|主题: 4041|排名: 3

原子哥极力推荐 /2