正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › mig输入时钟核mig核运行时钟比列不对

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 4897|回复: 0

[XILINX] mig输入时钟核mig核运行时钟比列不对

1 主题	1 帖子	0 精华

积分: 4
金钱: 4
注册时间: 2021-1-6
在线时间: 0 小时

发消息

发表于 2021-1-6 14:18:17 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

为什么达芬奇板子ddr3 mig核是400m，DDR3 物理芯片运行时钟和 MIG IP 核的用户端（FPGA）的时钟之比4：1，然后输入的时钟却是200m？

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-24 01:08

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表