正点原子FPGA 今日: 0|主题: 4345|排名: 1

版主: QinQZ, dongguo100

1 ... 60 61 62 636465 66 67 68 ... 87 / 87 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

预览 [其他]大佬们，关于keil5的一个问题	Ethereal 2020-4-11	49534	正点原子 2020-4-13 01:01
预览看了一个高手写的FPGA学习经验，感触很深，分享给大家	胡建东hehe 2018-3-10	1111451	无声默片 2020-4-11 15:44
预览 [ALTERA]fpga和单片机复位原理有哪些区别？	jshzp 2019-10-23	612253	镜中花 2020-4-11 10:03
预览 [ALTERA]modelsim仿真ROM的ip核时无法读出数据问题	楚子航 2020-4-9	39543	楚子航 2020-4-10 20:46
预览 [ALTERA]关于以太网UDP 三段式状态机关于输出的case判断条件不因该是下一状态吗？	siWuXie 2020-4-9	19870	QinQZ 2020-4-10 09:53
预览 [ALTERA]NIOS能做到相当于什么性能的STM32器件的性能呢？	bucker 2020-4-9	19959	正点原子 2020-4-10 01:04
预览 [XILINX]简单的uart串口发送，用了院子例程的发送模块	啥都不会的佩奇 2020-4-4	611573	啥都不会的佩奇 2020-4-9 18:54
预览 [ALTERA]求助，基于fpga的pc串行控制lcd1602显示的意思是不是就是说由pc机向fpga发送数据，fpga接收然后发送给lcd1602显示？	6wh 2020-4-9	06265	6wh 2020-4-9 16:42
预览 [ALTERA]最小系统工作电流大约是多少？	jshzp 2020-2-25	811829	jshzp 2020-4-9 15:20
预览 [XILINX]黑金AX516的教程，有偿求助，	刘彦鹏 2020-3-18	612126	liu210802 2020-4-9 14:51
预览 [ALTERA]fpga做SRAM，与单片机通过fsmc通信	哈666 2020-4-6	210946	哈666 2020-4-9 01:02
预览 [ALTERA]Modelsim使用上遇到的一些问题	楚子航 2020-4-8	410266	楚子航 2020-4-9 00:00
预览 AD封装库	shenqihao 2018-10-23	1513126	麋鹿迷路 2020-4-8 17:58
预览 [其他]怎样实现串行序列的检测。新人求助。	loaner 2020-4-5	17332	QinQZ 2020-4-6 20:57
预览 [ALTERA]开拓者以太网教程接收模块疑问请老哥指点迷津	siWuXie 2020-4-4	17767	QinQZ 2020-4-6 20:52
预览 [ALTERA]关于条件语句生成锁存器，该怎么理解	siWuXie 2020-4-5	19154	QinQZ 2020-4-6 20:41
预览 [XILINX]请问zynq串口的电压能忍受5v吗？	Pepper 2020-2-5	29532	QinQZ 2020-4-6 20:36
预览 [ALTERA]可否各位帮我看一下，例化的一个模块内部的输出端口是有数据的，可模块外部就是没有数据	callmegod 2020-4-5	17949	正点原子 2020-4-6 01:05
预览 [ALTERA]怎么解决综合产生的这个问题，求助	sabers 2020-3-30	510181	QinQZ 2020-4-1 10:47
预览 [XILINX]zynq 编写Linux驱动程序驱动vivado HLS的IP核	Thührer 2020-3-13	138956	heiyo 2020-3-31 16:54
预览 [ALTERA]FPGA图像处理与按键如何结合	WithU 2020-3-28	410942	QinQZ 2020-3-31 09:43
预览 [ALTERA]FPGA进行uart串口实验时无法接收到数据	jjj123 2019-8-22	1010703	深海不见风 2020-3-30 02:36
预览 [ALTERA]正点原子高速adda模块原理图中不懂的问题	楚子航 2020-3-29	010885	楚子航 2020-3-29 11:59
预览 [XILINX]RGB LCD彩条显示实验无法点亮屏	黑黢黢 2020-3-26	29187	xiaotaotao 2020-3-27 09:27
预览 [XILINX]高速AD/DA模块, AD转换模块是不是没有输出量，只有输入量ad_data[7:0]	啥都不会的佩奇 2020-3-24	710204	啥都不会的佩奇 2020-3-26 19:25
预览 [XILINX]请问如何添加新库或更改SDK中BSP的库函数版本	所以一会吃啥 2020-3-24	29805	QinQZ 2020-3-26 13:58
预览 [ALTERA]请教大神，视频里面的这种原理图是quarters生成的吗？	塞北孤狐 2020-3-26	17155	QinQZ 2020-3-26 13:56
预览 [XILINX]领航者ZYNQ教程中lwip实验sdk程序报错	所以一会吃啥 2020-3-25	110447	QinQZ 2020-3-25 21:30
预览 [ALTERA]开拓者fpga的，求XCOM v1.0软件，包括UDP协议，可以视频传输的。	三十三 2020-3-23	39837	hou18 2020-3-25 16:46
预览 [XILINX]PL端以太网UDP环回测试（和网口助手通信）	QinQZ 2020-2-27	39451	QinQZ 2020-3-25 10:45
预览 [ALTERA]开拓者/新起点——基于OV7725摄像头的直方图统计	SunML 2020-3-25	08918	SunML 2020-3-25 09:23
预览 [ALTERA]【正点原子FPGA连载】第五十章高速AD/DA实验--摘自《正点原子开拓者FPGA开发指南》	正点原子运营 2019-5-27	911047	QinQZ 2020-3-25 09:21
预览 [XILINX]有人出领航者ZYNQ开发板吗	不可能打工 2020-3-24	16262	xiaotaotao 2020-3-25 08:48
预览 [XILINX]zynq嵌入式后续视频什么时候更新	lzqaq123 2020-3-25	06228	lzqaq123 2020-3-25 08:25
预览 [其他]请求原子哥解答下rgb2vag驱动模块配合429驱动电视的显示错位问题	wenqing0710 2020-3-24	18693	正点原子 2020-3-25 01:08
预览 [XILINX]HLS图像处理——基于霍夫线变换的道路检测	SunML 2020-3-23	17596	xiaotaotao 2020-3-23 13:10
预览 [ALTERA]ov7725获取原始数据怎么设置寄存器？	zenghaoxiong 2020-3-22	29661	xiaotaotao 2020-3-23 13:09
预览 [ALTERA]一个always里面同时2次对同一reg类似赋值的问题	Aaronzhong 2020-3-6	17447	fre777 2020-3-18 10:12
预览 [ALTERA]关于采样时钟的如此无缝连接疑问	Aaronzhong 2020-3-14	17323	xiaotaotao 2020-3-16 09:09
预览 [ALTERA]modesim门级仿真查看中间变量	灵药 2020-3-6	19539	暗魔邪神虎 2020-3-14 10:34
预览 [ALTERA]qurtus ii 编译速度的问题？正点原子做过优化吗？	jinkai 2020-3-12	29436	暗魔邪神虎 2020-3-13 16:22
预览 [其他]新手想学习fpga，想知道要学正点原子的那个版本？	sjkakwb 2020-3-8	27936	sjkakwb 2020-3-13 15:55
预览 [XILINX]vivado SDK terminal send字符失效	schro 2020-3-12	29321	SunML 2020-3-13 10:07
预览 [XILINX]xinlinx 关于IP核的说明文档在哪？	电子阿炳 2020-3-10	28518	电子阿炳 2020-3-11 09:37
预览上传几个不错的入门资料	tian123chi 2013-1-18	2519421	xiaotaotao 2020-3-11 09:35
预览 [XILINX]xilinx SDK 提示 DONE pin is not high on targr FPGA……	电子阿炳 2020-2-17	310311	电子阿炳 2020-3-10 14:21
预览 [XILINX]关于正点原子配套按键抖动程序的问题（可能发现一个疏漏）	WAilsokn 2020-3-8	37759	WAilsokn 2020-3-9 13:44
预览 [ALTERA]SD卡如何显示多张图片（LCD显示）	凯普1 2020-3-6	610754	凯普1 2020-3-9 11:14
预览 [ALTERA]开拓者FPGA关于NIOSII跑Liunx系统	Ionlyanegg 2020-3-9	05766	Ionlyanegg 2020-3-9 01:12
预览 [XILINX]为什么Verilog HDL在组合逻辑中if else不匹配会生成锁存器	WAilsokn 2020-3-3	88349	WAilsokn 2020-3-8 20:50

1 ... 60 61 62 636465 66 67 68 ... 87 / 87 页下一页

帐号		自动登录	找回密码
密码			立即注册

正点原子FPGA 今日: 0|主题: 4345|排名: 1

原子哥极力推荐 /1