OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3487|回复: 3

求高手解答HCLK和SYSCLK之间是什么关系?

[复制链接]

23

主题

47

帖子

0

精华

初级会员

Rank: 2

积分
169
金钱
169
注册时间
2017-3-4
在线时间
35 小时
发表于 2017-4-8 21:15:09 | 显示全部楼层 |阅读模式
1金钱
RT

最佳答案

查看完整内容[请看2#楼]

SYSCLK 系统时钟,最大72MHz HCLK :AHB总线时钟,由系统时钟SYSCLK 分频得到,一般不分频,等于系统时钟 经过总线桥AHB--APB,通过设置分频,可由HCLK得到 PCLK1与PCLK2时钟 不过PCLK2时钟最高可达72MHz,而PCLK1最大36MHz。PCLK2对应APB2外设。PCLK1对应APB1外设。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

23

主题

47

帖子

0

精华

初级会员

Rank: 2

积分
169
金钱
169
注册时间
2017-3-4
在线时间
35 小时
 楼主| 发表于 2017-4-8 21:15:10 | 显示全部楼层
SYSCLK 系统时钟,最大72MHz
HCLK  :AHB总线时钟,由系统时钟SYSCLK 分频得到,一般不分频,等于系统时钟
经过总线桥AHB--APB,通过设置分频,可由HCLK得到 PCLK1与PCLK2时钟
不过PCLK2时钟最高可达72MHz,而PCLK1最大36MHz。PCLK2对应APB2外设。PCLK1对应APB1外设。
回复

使用道具 举报

18

主题

109

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
223
金钱
223
注册时间
2016-8-11
在线时间
64 小时
发表于 2017-4-8 21:42:35 | 显示全部楼层
你可以去官网下个cubemx,里面有设置时钟的框图。具体是sysclk由hse或hsi以及pll决定。hclk由sysclk通过ahb分频得到,一般不分频。apb1与apb2通过hclk分频得到。一般都用默认值。有可能低功耗应用会修改吧
回复

使用道具 举报

23

主题

47

帖子

0

精华

初级会员

Rank: 2

积分
169
金钱
169
注册时间
2017-3-4
在线时间
35 小时
 楼主| 发表于 2017-4-8 21:52:03 | 显示全部楼层
BigDiong 发表于 2017-4-8 21:42
你可以去官网下个cubemx,里面有设置时钟的框图。具体是sysclk由hse或hsi以及pll决定。hclk由sysclk通过ahb ...

谢谢,我已经有这个了,不过现在没有时间学这个HAL
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-8-22 06:48

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表