正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › STM32-F0/F1/F2专区 › 关于模拟SPI时序的不解？

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 3121|回复: 1

关于模拟SPI时序的不解？

3 主题	11 帖子	0 精华

积分: 43
金钱: 43
注册时间: 2017-1-13
在线时间: 9 小时

发消息

发表于 2017-3-4 18:06:46 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

5金钱

对于SPI接口来说，CPOL控制闲时的电平，CPHA=0/1控制在CLK第一个/第二个跳变沿被采样。
但是模拟SPI的程序里为什么写数据是上升沿有效，读数据却是下降沿有效？

读写的边沿不应该是一致的么？

捕获.JPG

捕获.JPG

最佳答案

查看完整内容[请看2#楼]

看了这个帖子懂了http://bbs.elecfans.com/jishu_441914_1_1.html

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

3 主题	11 帖子	0 精华

积分: 43
金钱: 43
注册时间: 2017-1-13
在线时间: 9 小时

发消息

楼主| 发表于 2017-3-4 18:06:47 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

看了这个帖子懂了http://bbs.elecfans.com/jishu_441914_1_1.html

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-12 22:42

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表