STM32F103使用库函数如何修改外部晶振频率？如何修改主频？ 教学贴。。。

正点原子

很多初学者，用库函数开发STM32的时候不知道如何修改系统主频？不知道如何修改外部晶振频率？
这里，我们针对这两个问题，给大家做一个简单的教程。希望大家能够掌握，以后可以轻松修改主频。

A客户：自己做了板子，使用了12M的外部晶振，主频还是想要72M，应该如何修改库函数代码呢？
B客户：自己做了板子，使用了12M的外部晶振，主频我想改为120M，应该如何修改呢？

首先，针对A客户的问题，修改办法如下：
STM32F1的固件库，外部晶振频率的定义在stm32f10x.h里面，如下：
[mw_shl_code=c,true]#if !defined HSE_VALUE
#ifdef STM32F10X_CL
#define HSE_VALUE ((uint32_t)25000000) /*!< Value of the External oscillator in Hz */
#else
#define HSE_VALUE ((uint32_t)8000000) /*!< Value of the External oscillator in Hz */
#endif /* STM32F10X_CL */
#endif /* HSE_VALUE */[/mw_shl_code]
其中，HSE_VALUE就是外部晶振的频率，对通用型STM32，默认是8M，对互联型，默认是25M。
如果我们使用12M外部晶振，那么修改HSE_VALUE 的值为：12000000，即可，代码如下：
[mw_shl_code=c,true]#if !defined HSE_VALUE
#ifdef STM32F10X_CL
#define HSE_VALUE ((uint32_t)25000000) /*!< Value of the External oscillator in Hz */
#else
#define HSE_VALUE ((uint32_t)12000000) /*!< Value of the External oscillator in Hz */
#endif /* STM32F10X_CL */
#endif /* HSE_VALUE */[/mw_shl_code]
然后，由于客户A还是使用72M的主频，在system_stm32f10x.c里面，有如下宏定义：
[mw_shl_code=c,true]#if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
/* #define SYSCLK_FREQ_HSE HSE_VALUE */
#define SYSCLK_FREQ_24MHz 24000000
#else
/* #define SYSCLK_FREQ_HSE HSE_VALUE */
/* #define SYSCLK_FREQ_24MHz 24000000 */
/* #define SYSCLK_FREQ_36MHz 36000000 */
/* #define SYSCLK_FREQ_48MHz 48000000 */
/* #define SYSCLK_FREQ_56MHz 56000000 */
#define SYSCLK_FREQ_72MHz 72000000
#endif
[/mw_shl_code]
默认定义了：SYSCLK_FREQ_72MHz 72000000，也就是72M，所以这里不用改，但是，事实上，修改主频为72M的是通过
SetSysClockTo72函数实现的，该函数核心代码如下：
[mw_shl_code=c,true]    RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
                            RCC_CFGR_PLLMULL9);
#else   
    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                        RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
#endif /* STM32F10X_CL */

    /* Enable PLL */
    RCC->CR |= RCC_CR_PLLON;[/mw_shl_code]其中，修改主频的核心代码为：
[mw_shl_code=c,true]RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);[/mw_shl_code]
通过RCC_CFGR_PLLMULL9将倍频系数设置为9，如果默认外部晶振是8M，那么刚好得到72M的频率。
不过，我们修改外部晶振为12M了，所以这里得改为6，修改后代码如下：
[mw_shl_code=c,true] RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL6);[/mw_shl_code]
这样，我们就完成了客户A的要求，使用外部晶振12M，且设置系统主频为72Mhz。我们通过战舰V3的串口通信实验，测试，效果如下：


再来看客户B的问题，首先，还是要修改HSE_VALUE的值为12000000，详见客户A问题的改动。
然后，在system_stm32f10x.c里面，需要进行一系列修改：
首先，在106行附件，新增宏定义：SYSCLK_FREQ_120MHz，同时注释掉SYSCLK_FREQ_72MHz ，修改后代码如下：
[mw_shl_code=c,true]#if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
#define SYSCLK_FREQ_24MHz  24000000
#else
/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
/* #define SYSCLK_FREQ_24MHz  24000000 */
/* #define SYSCLK_FREQ_36MHz  36000000 */
/* #define SYSCLK_FREQ_48MHz  48000000 */
/* #define SYSCLK_FREQ_56MHz  56000000 */
/* #define SYSCLK_FREQ_72MHz  72000000 */
#define SYSCLK_FREQ_120MHz  120000000
#endif[/mw_shl_code]

然后，在 第152行附近，新增120M时，对SystemCoreClock 的赋值，修改后代码如下：
[mw_shl_code=c,true]/*******************************************************************************
*  Clock Definitions
*******************************************************************************/
#ifdef SYSCLK_FREQ_HSE
  uint32_t SystemCoreClock         = SYSCLK_FREQ_HSE;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_24MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_24MHz;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_36MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_36MHz;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_48MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_48MHz;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_56MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_56MHz;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_72MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_72MHz;        /*!< System Clock Frequency (Core Clock) */
#elif defined SYSCLK_FREQ_120MHz
  uint32_t SystemCoreClock         = SYSCLK_FREQ_120MHz;       /*!< System Clock Frequency (Core Clock) */
#else /*!< HSI Selected as System Clock source */
  uint32_t SystemCoreClock         = HSI_VALUE;        /*!< System Clock Frequency (Core Clock) */
#endif[/mw_shl_code]

然后，在第181行附近，新增SetSysClockTo120的函数定义，修改后代码如下：
[mw_shl_code=c,true]#ifdef SYSCLK_FREQ_HSE
  static void SetSysClockToHSE(void);
#elif defined SYSCLK_FREQ_24MHz
  static void SetSysClockTo24(void);
#elif defined SYSCLK_FREQ_36MHz
  static void SetSysClockTo36(void);
#elif defined SYSCLK_FREQ_48MHz
  static void SetSysClockTo48(void);
#elif defined SYSCLK_FREQ_56MHz
  static void SetSysClockTo56(void);  
#elif defined SYSCLK_FREQ_72MHz
  static void SetSysClockTo72(void);
#elif defined SYSCLK_FREQ_120MHz
  static void SetSysClockTo120(void);
#endif[/mw_shl_code]

然后，在第424行附近，修改：SetSysClock函数，新增对120M主频的设置，修改后代码如下：
[mw_shl_code=c,true]static void SetSysClock(void)
{
#ifdef SYSCLK_FREQ_HSE
  SetSysClockToHSE();
#elif defined SYSCLK_FREQ_24MHz
  SetSysClockTo24();
#elif defined SYSCLK_FREQ_36MHz
  SetSysClockTo36();
#elif defined SYSCLK_FREQ_48MHz
  SetSysClockTo48();
#elif defined SYSCLK_FREQ_56MHz
  SetSysClockTo56();  
#elif defined SYSCLK_FREQ_72MHz
  SetSysClockTo72();
#elif defined SYSCLK_FREQ_120MHz
  SetSysClockTo120();
#endif

/* If none of the define above is enabled, the HSI is used as System clock
    source (default after reset) */
}[/mw_shl_code]

最后，实现SetSysClockTo120函数，其中绝大部分代码，可以照搬SetSysClockTo72函数的。在第1089行附近，新增SetSysClockTo120函数代码如下：
[mw_shl_code=c,true]#elif defined SYSCLK_FREQ_120MHz
/**
* @brief Sets System clock frequency to 120MHz and configure HCLK, PCLK2
* and PCLK1 prescalers.
* @note This function should be used only after reset.
* @param None
* @retval None
*/
static void SetSysClockTo120(void)
{
__IO uint32_t StartUpCounter = 0, HSEStatus = 0;

/* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/
/* Enable HSE */
RCC->CR |= ((uint32_t)RCC_CR_HSEON);

/* Wait till HSE is ready and if Time out is reached exit */
do
{
HSEStatus = RCC->CR & RCC_CR_HSERDY;
StartUpCounter++;
} while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

if ((RCC->CR & RCC_CR_HSERDY) != RESET)
{
HSEStatus = (uint32_t)0x01;
}
else
{
HSEStatus = (uint32_t)0x00;
}

if (HSEStatus == (uint32_t)0x01)
{
/* Enable Prefetch Buffer */
FLASH->ACR |= FLASH_ACR_PRFTBE;

/* Flash 2 wait state */
FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;


/* HCLK = SYSCLK */
RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;

/* PCLK2 = HCLK */
RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;

/* PCLK1 = HCLK */
RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;

#ifdef STM32F10X_CL
/* Configure PLLs ------------------------------------------------------*/
/* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
/* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */

RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);

/* Enable PLL2 */
RCC->CR |= RCC_CR_PLL2ON;
/* Wait till PLL2 is ready */
while((RCC->CR & RCC_CR_PLL2RDY) == 0)
{
}


/* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
RCC_CFGR_PLLMULL9);
#else
/* PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
RCC_CFGR_PLLMULL));
RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL10);
#endif /* STM32F10X_CL */

/* Enable PLL */
RCC->CR |= RCC_CR_PLLON;

/* Wait till PLL is ready */
while((RCC->CR & RCC_CR_PLLRDY) == 0)
{
}

/* Select PLL as system clock source */
RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;

/* Wait till PLL is used as system clock source */
while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
{
}
}
else
{ /* If HSE fails to start-up, the application will have wrong clock
configuration. User can add here some code to deal with this error */
}
}[/mw_shl_code]该函数重点是：RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL10);
这句代码，修改时钟频率为10倍频，12M*10=120M，就实现了设置系统主频为120M的目的。

这样，我们就完成了客户B的要求，使用外部晶振12M，且设置系统主频为120Mhz。


同样通过战舰V3的串口通信实验，测试，效果如下：


最后，两个例程的代码见附件，方便大家参考。
实验4 串口实验_改为12M晶振_72M主频.rar (281.34 KB, 下载次数: 1274)

2017-3-3 18:46 上传

点击文件名下载附件
实验4 串口实验_改为12M晶振_120M主频 - 副本.rar (282.96 KB, 下载次数: 1155)

2017-3-3 18:46 上传

点击文件名下载附件

正点原子

顶

正点原子

顶一下

2557046847

原子哥辛苦了，学习了

xiedonghui258

感谢原子哥，学习了！

caipeiyao

谢谢原子哥 ，学习了  ，要怎么收藏呢

2557046847

谢谢分享，学习了。。。。。

默默莱

gao1neng

我顶！！！

山山水水

谢谢分享，学习了。。。。。

jinchunxing

正点原子 发表于 2017-3-4 01:20
顶

顶····································

山山水水

原子哥 我用的8M外部晶振，按照上面的设置时钟，打开仿真却看到时钟还是8M，这是怎么回事呢？ 单片机是stm32f103vet6

小小小小电子

山山水水 发表于 2017-7-12 18:13
原子哥 我用的8M外部晶振，按照上面的设置时钟，打开仿真却看到时钟还是8M，这是怎么回事呢？ 单片机是stm3 ...

知道怎么打开这个界面吗
，我不知道点哪个按钮打开这个界面看时钟频率

小小小小电子

有帮助，刚刚好解决了我的问题

小小小小电子

哪个界面怎么打开的还是不知道

小小小小电子

正点原子 发表于 2017-3-4 01:20
顶

原子大哥，仿真时候点哪里打开查看时钟的界面

NewGuard

原子哥：
在这里有个疑点想问下，这里的【#define HSE_VALUE    ((uint32_t)8000000)】中（HSE_VALUE ）在【RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);】怎么联系上的，单步调试好像并没有直接关系呀，如果没关系的话有何必设置呢？谢谢！
[#define  RCC_CFGR_PLLSRC_HSE    ((uint32_t)0x00010000)]，HSE_VALUE    是怎么跟这个地址挂钩的，不太明白？

弹指一春秋

顶了再看

大兵

HSE_VALUE   更改晶振

拼m1ng守护

mark! STM32F103使用库函数如何修改外部晶振频率？如何修改主频？ 教学贴

DriedOut

马一下马一下

xinyi0023

想问下如果外部晶振是11.0592M，主频还想要72M，按照上面的说明进行更改OK么?
除过之后倍数约等于6.489。不看到stm32f10x.h里有个RCC_CFGR_PLLMULL6_5 ，这个是6.5倍，貌似可以？？？

xinyi0023

山山水水 发表于 2017-7-12 18:13
原子哥 我用的8M外部晶振，按照上面的设置时钟，打开仿真却看到时钟还是8M，这是怎么回事呢？ 单片机是stm3 ...

图片里第一行的HSERDY没有对勾，故外部晶振没有准备好，感觉应该检查外部晶振问题。

xinyi0023

原子哥，想问下：更改72MHz后，在PRCC界面里的RCC_CR寄存器的值还是0x03030083，意味着还是使用内部晶振，而不是外部晶振？（位16=0，位0=1）

null32

寄存器版本怎么做？

返璞归真

感谢原子哥