STM32F103的FSMC驱动8080接口液晶时RS信号异常？

yszh0836

      原子哥你好，用的STM32F103的FSMC驱动8080接口液晶模组，驱动芯片ST7529，
配置FSMC为8bit宽,液晶的RS信号接FSMC的A18,读和写定义如下：

#define LCD_BASE        ((uint32_t)(0x60000000 | 0x0003FFFF))
#define LCD             ((LCD_TypeDef *) LCD_BASE)

void SdCmd(uint8_t Command)   //send command
{
    LCD->LCD_REG=Command;         
}

void SdData(uint8_t Ddata)   //send command
{
    LCD->LCD_RAM=Ddata;
}

FSMC时序配置上都满足，都取的默认最大的延时，基本各种建立和保持时间都有200ns左右，HCLK为72MHz。
但是液晶一直显示不了，后来用逻辑分析仪，发现在CS下降沿之前，RS本来应该拉低（时序图要求，为了满足地址建立时间），
可是实际波形却是：在CS下降沿前,RS却有一个高电平的脉宽，波形见图，图中横轴刻度10ns。
很明显，CS下降沿之前，RS先是50ns低电平，然后却是30ns高电平。这个30ns高电平估计导致“地址建立时间”异常，因为必须是低电平。
请大家看看，怎么回事？