STM32F103的SDIO极限性能

不死鸟 · 发表于 2017-1-13 14:44:37

我现在使用 36MHz时钟-8bit数据线-DMA传输，发现一次能够发送的块大小最多为4Bytes，在大的话就会出现下溢，而18MHz时钟就没有这个问题，不知是芯片接口本身性能的问题还是我自己代码的问题？

有哪位知道F103 SDIO的极限性能么？

多谢了！

不死鸟 · 发表于 2017-1-13 15:42:26

自己的帖子自己顶！

正点原子 · 发表于 2017-1-13 21:37:20

说明SDIO性能瓶颈了。。。

不死鸟 · 发表于 2017-1-16 11:01:31

正点原子发表于 2017-1-13 21:37
说明SDIO性能瓶颈了。。。

原子哥进行过相关的测试么？

624467649 · 发表于 2017-1-16 11:20:00

我写的程序6ADC+DMA+SD卡+FATFS，1秒才存了180*38字节。有什么解决办法吗

xyl210xyl · 发表于 2017-1-16 15:12:04

瓶颈肯定在stm32本身

GS1101923161 · 发表于 2017-1-16 15:36:51

战舰的SDIO程序，里面有个SDIO速度测试，我没记错的话103能达到10几M的读写速度，记不大清了

战舰SDIO测试.zip (1.33 MB, 下载次数: 288)

不死鸟 · 发表于 2017-1-16 18:21:49

GS1101923161 发表于 2017-1-16 15:36
战舰的SDIO程序，里面有个SDIO速度测试，我没记错的话103能达到10几M的读写速度，记不大清了

感谢您的回复，不过我查看了他的代码，发现
[mw_shl_code=c,true] /*!< Configure the SDIO peripheral */
/*!< SDIOCLK = HCLK, SDIO_CK = HCLK/(2 + SDIO_TRANSFER_CLK_DIV) */
/*!< on STM32F2xx devices, SDIOCLK is fixed to 48MHz */
SDIO_InitStructure.SDIO_ClockDiv = SDIO_TRANSFER_CLK_DIV; //提高到传输速度 [/mw_shl_code]

#define SDIO_TRANSFER_CLK_DIV ((uint8_t)0x02)
他实际使用的时钟是18M，当使用了8bits模式时，带宽可达到18M，但代码中貌似没有使用8bit模式，所以其理论速度最高也就是9M。

请问您进行过相关测试么，多谢了！