[stm32f429]有一个引脚叠加了一个外部时钟信号是怎么回事？

zy35

是这样的，在调试过程中发现，有一个引脚会叠加一个外部时钟信号（20MHz）,这个引脚与外部时钟引脚相邻，有测过，2个脚并没有短路。
这是怎么回事？

zy35

xuande

信号线离得近，常有的情况，

关键看耦合的幅度。