OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3724|回复: 1

F4 电容触摸屏实验

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
14
金钱
14
注册时间
2016-12-2
在线时间
1 小时
发表于 2016-12-2 14:55:51 | 显示全部楼层 |阅读模式
1金钱
我想请教下为啥电容屏的iic通信的停止信号函数void CT_IIC_Stop(void)
{
        CT_SDA_OUT();//sda线输出
        CT_IIC_SCL=1;
        delay_us(30);
        CT_IIC_SDA=0;//STOP:when CLK is high DATA change form low to high
        CT_Delay();
        CT_IIC_SDA=1;//发送I2C总线结束信号  
}

为啥要这么写,不是应该先拉低SDA,然后拉高SCL,再拉高SAD,这样确保在SCL高电平期间产生一个上升沿么。
这个函数中万一前一个周期中SDA是高电平,拉低后不就产生了一个下降沿么?
新人求解释,谢谢大家

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165540
金钱
165540
注册时间
2010-12-1
在线时间
2117 小时
发表于 2016-12-4 22:45:09 | 显示全部楼层
你看看调用stop函数之前,SDA是高还是低?
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-7-11 03:10

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表