OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3964|回复: 1

FSMC中关于时间的问题。(外部SRAM和LCD实验对比)

[复制链接]

6

主题

38

帖子

0

精华

初级会员

Rank: 2

积分
159
金钱
159
注册时间
2016-5-1
在线时间
25 小时
发表于 2016-11-8 16:46:15 | 显示全部楼层 |阅读模式
1金钱
本帖最后由 yuanchuang 于 2016-11-8 16:55 编辑


11.png
11.png

为什么经过前面设置,可以保证为55ns。。。设置了啥东西???是因为数据保持时间为54us吗?这两个没有必然关系吧?因为LCD实验中就是独立的(如下图)。
21.png
21.png

代码也都截出来了。

最佳答案

查看完整内容[请看2#楼]

SRAM实验里面,FSMC的读写时序是一样的,和LCD不一样。 另外,SRAM 的55ns是因为sram的最快访问周期是55ns,我们前面设置了数据保持时间为54ns,那么就可以满足要求了。。。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165540
金钱
165540
注册时间
2010-12-1
在线时间
2117 小时
发表于 2016-11-8 16:46:16 | 显示全部楼层
SRAM实验里面,FSMC的读写时序是一样的,和LCD不一样。  另外,SRAM 的55ns是因为sram的最快访问周期是55ns,我们前面设置了数据保持时间为54ns,那么就可以满足要求了。。。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-16 00:39

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表