OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 13768|回复: 3

管脚设置为GPIO_Mode_AF_PP,时钟也打开了,为什么用GPIO_ResetBits(GPIOG, GPIO_Pin_9);拉不了低电平

[复制链接]

3

主题

16

帖子

0

精华

新手上路

积分
49
金钱
49
注册时间
2012-9-18
在线时间
0 小时
发表于 2012-9-19 15:41:19 | 显示全部楼层 |阅读模式
用万用表测了一直为高
设置成GPIO_Mode_Out_PP,可以拉低,为什么?
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

33

帖子

0

精华

初级会员

Rank: 2

积分
66
金钱
66
注册时间
2012-2-2
在线时间
0 小时
发表于 2012-9-19 18:44:58 | 显示全部楼层
sf,这个管脚有接其他的器件吗
回复 支持 反对

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165377
金钱
165377
注册时间
2010-12-1
在线时间
2111 小时
发表于 2012-9-19 23:51:53 | 显示全部楼层
AF不受你控制.
我是开源电子网www.openedv.com站长,有关站务问题请与我联系。
正点原子STM32开发板购买店铺http://openedv.taobao.com
正点原子官方微信公众平台,点击这里关注“正点原子”
回复 支持 反对

使用道具 举报

3

主题

16

帖子

0

精华

新手上路

积分
49
金钱
49
注册时间
2012-9-18
在线时间
0 小时
 楼主| 发表于 2012-9-20 10:29:28 | 显示全部楼层
回复【3楼】正点原子:
---------------------------------
了解了,看来我对这些管脚的模式还理解的不到位
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-2-27 23:04

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表