外部芯片产生时钟作为F407晶振的问题

czdspeed

     我们公司目前有一个4G模块要和stm32f407芯片通过I2S连接，需要同源晶振，否则肯定会造成两侧音频数据流的不同步。目前一个解决方案是4G模块输出一个clock给stm32f407 ，这个时钟目前是26M。       我想知道直接用4G模块的26MHz时钟作为f407的晶振是否可行。

xuande

可行。
晶振接口有两个管脚，一个i，一个o，
串个电阻接到i端，o端悬空，然后修改时钟函数的参数。

czdspeed

xuande 发表于 2016-9-9 15:57
可行。
晶振接口有两个管脚，一个i，一个o，
串个电阻接到i端，o端悬空，然后修改时钟函数的参数。

刚刚看了一下初始化代码，可以直接把pllm改成26.然后在编译选项那里吧“target”里面的晶振频率改成26MHz就可以了。

xuande

czdspeed 发表于 2016-9-9 17:15
刚刚看了一下初始化代码，可以直接把pllm改成26.然后在编译选项那里吧“target”里面的晶振频率改成26MHz ...

最好检查一下芯片的参数，
看频率的上限是多少。

czdspeed

xuande 发表于 2016-9-9 17:17
最好检查一下芯片的参数，
看频率的上限是多少。

谢谢提醒我查下手册。

czdspeed

xuande 发表于 2016-9-9 17:17
最好检查一下芯片的参数，
看频率的上限是多少。

我在手册里面查了一下外部时钟输入的信息。上面HSE最大是50MHz。这个是不是外部晶振最大频率设置，我看了代码最大系数可以设置为63。

xuande

应当就是。