内8M如何倍到72M sysclk?

Sndu

void Stm32_Clock_Init(u8 PLL)
{
 unsigned char temp=0;  
 MYRCC_DeInit();    //复位并配置向量表
 RCC->CFGR=0X00000400; //APB1=DIV2;APB2=DIV1;AHB=DIV1;
 LL-=2;//抵消2个单位
 RCC->CFGR|=PLL<<18;   //设置PLL值 2~16 9倍频
 //RCC->CFGR|=1<<16;   //PLLSRC ON
 RCC->CFGR&=0<<16;   //PLLSRC OFF   HIS 经2分频后做为PLL输入
 FLASH->ACR|=0x32;   //FLASH 2个延时周期

 RCC->CR|=0x01000000;  //PLLON
 while(!(RCC->CR>>25));//等待PLL锁定
 RCC->CFGR|=0x00000002;//PLL作为系统时钟 
 while(temp!=0x02)     //等待PLL作为系统时钟设置成功
 {  
  temp=RCC->CFGR>>2;
  temp&=0x03;
 }   
}

上面是我改的，还是不成功，版主帮忙看下。

fangjun0221

配置前失能PLL，试试

seagull

内部时钟 最高倍频到64M 仔细看资料

51921866

不知道你现在明白了没有，我给你回答一下，高速内部时钟作为锁相环时钟来源时是经过二分频之后送过去的，也就是说8M高速内部时钟送到锁相环的时候只有4M，然后你再倍频9倍送到sysclk时也就只有36M，当你选择最大倍频数16的时候也就只有64M，死活达不到72M的。请看时钟数图。

正点原子

对的 ，内部最高是64M，如果用到要求比较高的场合，建议还是用外部晶振吧。
比如串口/USB之类的。