ADC的最大的转换速率探讨

ytuljj · 发表于 2016-8-30 17:03:30

在《精通STM32F4库函数版》书本中P248摘录到下面文段：
   STM32F407ZGT6 包含有 3 个 ADC。STM32F4 的 ADC 最大的转换速率为 2.4Mhz，也就是转换时间为 0.41us（在 ADCCLK=36M,采样周期为 3 个 ADC 时钟下得到），不要让 ADC 的时
钟超过 36M，否则将导致结果准确度下降。

   我对在"ADCCLK=36M,采样周期为 3 个 ADC 时钟下得到！"这句话很不理解！
   （1）ADC 最大的转换速率为 2.4Mhz是生产这个ADC型号的厂家给出的，是固定值；
   （2）由采样定理可知，fw <= 1/2* f 时才能保证采样后的离散信号无失真的表示采样前的模拟信号，在这里的 fw 是采样频率，f 是转换频率。
   （3）ADC 最大的转换速率 f 为 2.4Mhz,由采样定理得fw<=1.2MHZ，所以stm32f4d的最大采样频率应该是1.2MHZ。

      ADCCLK=36MHZ时，采样周期=1/36MHZ,那么3个采样周期=3*1/36=1/12,如此的话，3个周期的采样频率=1/（3个采样周期）=12MHZ；

      12MHZ 远远大于1.2MHZ啊？与采样定律冲突了~各位大神怎么看？

K.O.Carnivist · 发表于 2016-8-30 17:03:31

1、每次采样除了采样时间3个ADC时钟之外还需要转换时间，这种SAR型ADC一般每个时钟转换一位，12位ADC需要12个时钟的转换时间，加一起每次采样15个时钟，这样从36M算出2.4M。
2、厂家给出的ADC时钟最大36M是硬件决定的，取决于比如SAR内部比较器的建立时间和传输时间等。
3、补充一点，实际上采样定理限制的并不是输入信号最大频率，而是类似于覆盖频带的总宽度这种概念，比如用2M采样率去采频带仅在94M~95M之间的信号是有意义的。