关于SYSCLK选择PLLCLK的疑问

学习stm32f4

各位好，在学习stm32f4探索板第20讲时，当SYSCLK选择PLLCLK，有：

[mw_shl_code=c,true]
/* Select the main PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= RCC_CFGR_SW_PLL;
[/mw_shl_code]
为何先执行：RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));  这句呢？感觉这句好像没用。

xkwy

使用寄存器者的规范，多位写入某值前，先将所有位都清零，再写入新值。

加入之前RCC->CFGR[bit:0]=1，你觉得还多余么？

学习stm32f4

xkwy 发表于 2016-8-26 07:16
使用寄存器者的规范，多位写入某值前，先将所有位都清零，再写入新值。

加入之前RCC->CFGR=1，你觉得还 ...

您讲解的很清楚，非常感谢。