stm32系统时钟的问题！请高手讲解

星空仰望

我使用的stm32的开发板，32正常使用是72MHZ。

        SystemInit();这是系统时钟初始化，在工程里写于不写这句代码，有很大的差别，为什么啊？战舰的板子我看资料上好像不用写，但我朋友用的就写了，他的不是战舰的资料。


        这是什么原因啊？

        还有我想问一下在哪个文件里设置的系统时钟啊？很多 #define  我没看懂。要是跑36MHZ该怎么设置呢？

        请高手指点，非常感谢！

正点原子

必须要写的，库函数版本。我们例程的话，在.s文件就调用了这个函数，所以在main函数无需再次调用。你朋友估计是调用了2次，或者.s没有调用。

星空仰望

正点原子 发表于 2016-8-17 16:06
必须要写的，库函数版本。我们例程的话，在.s文件就调用了这个函数，所以在main函数无需再次调用。你朋友估 ...

那我跑36MHZ，该怎么去改呢？
还有系统时钟的代码是在那确定是72MHZ的？
请指点，谢谢！

hwchen

是啊，库函数版本怎样设置pll的倍频参数啊，我也在找这个问题

hwchen

寄存器版本可以设置Stm32_Clock_Init(6);，库函数版本怎么设置？正点原子哥

hwchen

我想在库函数版本中通过倍频来设置，怎么弄？

杏帘在望

去看看自己光盘资料里面的STM32参考资料->STM32中文参考手册V10.PDF->61页6.3.2时钟配置寄存器RCC->CFGR，根据自己外部时钟或者内部时钟源，进行倍频得到，当然相应的还得设置RCC->CR寄存器

hwchen

杏帘在望 发表于 2016-8-22 18:15
去看看自己光盘资料里面的STM32参考资料->STM32中文参考手册V10.PDF->61页6.3.2时钟配置寄存器RCC->CFGR， ...

已经搞定了，在SetSysClockTo72(void)这个函数中#else   
    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                        RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL6);
更改RCC_CFGR_PLLMULL6，我的hse是12M的，默认这个地方是RCC_CFGR_PLLMULL9，如果你的hse是8M的话，可以在这个更改，也可以更改#define SYSCLK_FREQ_72MHz  72000000，这个宏定义，将72000000更改为你想要的频率，我的板子是自己弄的，所以只能倍频6，这样主频是72M，我是个新手，希望能够帮到和我一样的新手。

杏帘在望

hwchen 发表于 2016-8-23 13:25
已经搞定了，在SetSysClockTo72(void)这个函数中#else   
    /*  PLL configuration: PLLCLK = HSE *  ...

恭喜恭喜~~~~~~~~~~~~

翻身的闲鱼

void RCC_HSE_Configuration(void) //HSE×÷ÎaPLLê±Öó￡&#172LL×÷ÎaSYSCLK
{
   RCC_DeInit(); /*½«íaéèRCC¼Ä′æÆ÷ÖØéèÎaè±ê¡Öμ */
   RCC_HSEConfig(RCC_HSE_ON);          /*éèÖÃía2¿¸ßËù¾§Õñ￡¨HSE￡© HSE¾§Õñ′ò¿a(ON)*/

   if(RCC_WaitForHSEStartUp() == SUCCESS) {  /*μè′yHSEÆeÕñ,  SUCCESS￡oHSE¾§ÕñÎ趨Çò¾íD÷*/  

   RCC_HCLKConfig(RCC_SYSCLK_Div1);/*éèÖÃAHBê±Öó(HCLK)RCC_SYSCLK_Div1¡a¡aAHBê±Öó = Ïμí3ê±*/  
   RCC_PCLK2Config(RCC_HCLK_Div1); /*éèÖøßËùAHBê±Öó(PCLK2)RCC_HCLK_Div1¡a¡aAPB2ê±Öó = HCLK*/     
   RCC_PCLK1Config(RCC_HCLK_Div2); /*éèÖÃμíËùAHBê±Öó(PCLK1)RCC_HCLK_Div2¡a¡aAPB1ê±Öó = HCLK / 2*/      

   RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);/*éèÖ&#195LLê±ÖóÔ′¼°±¶ÆμÏμêy*/   
   RCC_PLLCmd(ENABLE);          /*ê1ÄüPLL */
   while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET) ; /*¼ì2éÖ¸¶¨μÄRCC±ê־λ(PLL×¼±¸oñêÖ¾)éèÖÃóë·ñ*/
   
   RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);  /*éèÖÃÏμí3ê±Öó￡¨SYSCLK￡© */  
   while(RCC_GetSYSCLKSource() != 0x08);     /*0x08￡oPLL×÷ÎaÏμí3ê±Öó */            
}
}

星空仰望

杏帘在望 发表于 2016-8-22 18:15
去看看自己光盘资料里面的STM32参考资料->STM32中文参考手册V10.PDF->61页6.3.2时钟配置寄存器RCC->CFGR， ...

static void SetSysClock(void);

#ifdef SYSCLK_FREQ_HSE
  static void SetSysClockToHSE(void);
#elif defined SYSCLK_FREQ_24MHz
  static void SetSysClockTo24(void);
#elif defined SYSCLK_FREQ_36MHz
  static void SetSysClockTo36(void);
#elif defined SYSCLK_FREQ_48MHz
  static void SetSysClockTo48(void);
#elif defined SYSCLK_FREQ_56MHz
  static void SetSysClockTo56(void);  
#elif defined SYSCLK_FREQ_72MHz
  static void SetSysClockTo72(void);
#endif

#ifdef DATA_IN_ExtSRAM
  static void SystemInit_ExtMemCtl(void);
#endif /* DATA_IN_ExtSRAM */




static void SetSysClockTo72(void)
{
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
  
  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/   
  /* Enable HSE */   
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);

  /* Wait till HSE is ready and if Time out is reached exit */
  do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;  
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

  if ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }  

  if (HSEStatus == (uint32_t)0x01)
  {
    /* Enable Prefetch Buffer */
    FLASH->ACR |= FLASH_ACR_PRFTBE;

    /* Flash 2 wait state */
    FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
    FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;   


    /* HCLK = SYSCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
      
    /* PCLK2 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
   
    /* PCLK1 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;

#ifdef STM32F10X_CL
    /* Configure PLLs ------------------------------------------------------*/
    /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
    /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */
        
    RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
                              RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
    RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
                             RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
  
    /* Enable PLL2 */
    RCC->CR |= RCC_CR_PLL2ON;
    /* Wait till PLL2 is ready */
    while((RCC->CR & RCC_CR_PLL2RDY) == 0)
    {
    }
   
   
    /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
                            RCC_CFGR_PLLMULL9);
#else   
    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                        RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
#endif /* STM32F10X_CL */

    /* Enable PLL */
    RCC->CR |= RCC_CR_PLLON;

    /* Wait till PLL is ready */
    while((RCC->CR & RCC_CR_PLLRDY) == 0)
    {
    }
   
    /* Select PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;   

    /* Wait till PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
    {
    }
  }
  else
  { /* If HSE fails to start-up, the application will have wrong clock
         configuration. User can add here some code to deal with this error */
  }
}
#endif


这好几个宏定义，是运行的哪个啊？在哪里判读？请指点一下，我基础不好，多谢！

星空仰望

正点原子 发表于 2016-8-17 16:06
必须要写的，库函数版本。我们例程的话，在.s文件就调用了这个函数，所以在main函数无需再次调用。你朋友估 ...

static void SetSysClock(void);

#ifdef SYSCLK_FREQ_HSE
  static void SetSysClockToHSE(void);
#elif defined SYSCLK_FREQ_24MHz
  static void SetSysClockTo24(void);
#elif defined SYSCLK_FREQ_36MHz
  static void SetSysClockTo36(void);
#elif defined SYSCLK_FREQ_48MHz
  static void SetSysClockTo48(void);
#elif defined SYSCLK_FREQ_56MHz
  static void SetSysClockTo56(void);  
#elif defined SYSCLK_FREQ_72MHz
  static void SetSysClockTo72(void);
#endif

#ifdef DATA_IN_ExtSRAM
  static void SystemInit_ExtMemCtl(void);
#endif /* DATA_IN_ExtSRAM */




static void SetSysClockTo72(void)
{
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
  
  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/   
  /* Enable HSE */   
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);

  /* Wait till HSE is ready and if Time out is reached exit */
  do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;  
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

  if ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }  

  if (HSEStatus == (uint32_t)0x01)
  {
    /* Enable Prefetch Buffer */
    FLASH->ACR |= FLASH_ACR_PRFTBE;

    /* Flash 2 wait state */
    FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
    FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;   


    /* HCLK = SYSCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
      
    /* PCLK2 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
   
    /* PCLK1 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;

#ifdef STM32F10X_CL
    /* Configure PLLs ------------------------------------------------------*/
    /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
    /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */
        
    RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
                              RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
    RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
                             RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
  
    /* Enable PLL2 */
    RCC->CR |= RCC_CR_PLL2ON;
    /* Wait till PLL2 is ready */
    while((RCC->CR & RCC_CR_PLL2RDY) == 0)
    {
    }
   
   
    /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
                            RCC_CFGR_PLLMULL9);
#else   
    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                        RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
#endif /* STM32F10X_CL */

    /* Enable PLL */
    RCC->CR |= RCC_CR_PLLON;

    /* Wait till PLL is ready */
    while((RCC->CR & RCC_CR_PLLRDY) == 0)
    {
    }
   
    /* Select PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;   

    /* Wait till PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
    {
    }
  }
  else
  { /* If HSE fails to start-up, the application will have wrong clock
         configuration. User can add here some code to deal with this error */
  }
}
#endif


这好几个宏定义，是运行的哪个啊？在哪里判读是72MHz？请指点一下，我基础不好，多谢！

hwchen

在system_stm3210x.c中的115行
#define SYSCLK_FREQ_72MHz  72000000

hwchen

/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
/* #define SYSCLK_FREQ_24MHz  24000000 */
/* #define SYSCLK_FREQ_36MHz  36000000 */
/* #define SYSCLK_FREQ_48MHz  48000000 */
/* #define SYSCLK_FREQ_56MHz  56000000 */
#define SYSCLK_FREQ_72MHz  72000000
你如果想用其他的，把#define SYSCLK_FREQ_72MHz  72000000注释掉
然后把上面你想要的取消注释就可以了
譬如：#define SYSCLK_FREQ_36MHz  36000000