OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4114|回复: 2

PLLCLK = HSE * 7 = 56 MHz,设置PLL倍频时,这个RCC_CFGR_PLLSRC_HSE默认设置怎么查看啊,我查找的是2,可默认设置为8,求解...

[复制链接]

11

主题

53

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
360
金钱
360
注册时间
2016-7-16
在线时间
72 小时
发表于 2016-7-22 17:22:06 | 显示全部楼层 |阅读模式
3金钱
PLLCLK = HSE * 7 = 56 MHz,设置PLL倍频时,这个RCC_CFGR_PLLSRC_HSE默认设置怎么查看啊,我查找的是2,可默认设置为8,求解啊!
刚接触32,请教啊!

时钟框图.png

最佳答案

查看完整内容[请看2#楼]

右键go to definition可以查看它的值,是一个时钟源选择问题,RCC_CFGR_PLLSRC_HSE选择外部高速晶振作为PLL时钟源,这个可以查阅STM32参考手册RCC章节的RCC_CFGR寄存器。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

2170

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5781
金钱
5781
注册时间
2013-11-22
在线时间
1212 小时
发表于 2016-7-22 17:22:07 | 显示全部楼层
右键go to definition可以查看它的值,是一个时钟源选择问题,RCC_CFGR_PLLSRC_HSE选择外部高速晶振作为PLL时钟源,这个可以查阅STM32参考手册RCC章节的RCC_CFGR寄存器。
回复

使用道具 举报

11

主题

53

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
360
金钱
360
注册时间
2016-7-16
在线时间
72 小时
 楼主| 发表于 2016-7-23 15:23:31 | 显示全部楼层
嗯,谢谢,理解了。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-10 10:21

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表