4114| 2
|
PLLCLK = HSE * 7 = 56 MHz,设置PLL倍频时,这个RCC_CFGR_PLLSRC_HSE默认设置怎么查看啊,我查找的是2,可默认设置为8,求解... |
3金钱
最佳答案右键go to definition可以查看它的值,是一个时钟源选择问题,RCC_CFGR_PLLSRC_HSE选择外部高速晶振作为PLL时钟源,这个可以查阅STM32参考手册RCC章节的RCC_CFGR寄存器。
| ||
| ||
| ||
|手机版|OpenEdv-开源电子网
( 粤ICP备12000418号-1 )
GMT+8, 2025-6-10 10:21
Powered by OpenEdv-开源电子网
© 2001-2030 OpenEdv-开源电子网