OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2868|回复: 1

关于定时器输出比较无效信号的理解

[复制链接]

38

主题

99

帖子

0

精华

高级会员

Rank: 4

积分
672
金钱
672
注册时间
2016-4-13
在线时间
110 小时
发表于 2016-7-20 16:17:51 | 显示全部楼层 |阅读模式
1金钱
360桌面截图20160720161501.jpg

请问大神 这里面的通道被设置为无效是什么意思,他的输出到底是个什么状态

最佳答案

查看完整内容[请看2#楼]

无效电平只是相对的,关键是看你设置有效电平为高还是为低,为高,则无效电平为低,想历程里PWM2模式,计数值大于比较值则为有效电平,此时有效电平设为高,输出为高电平,小于,则输出无效电平为低电平,但此低电平对LED0却是有效电平,所以,这里的有无效电平要搞清楚对象,不要和之前的概念混淆了
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

1

主题

22

帖子

0

精华

初级会员

Rank: 2

积分
139
金钱
139
注册时间
2016-5-20
在线时间
15 小时
发表于 2016-7-20 16:17:52 | 显示全部楼层
无效电平只是相对的,关键是看你设置有效电平为高还是为低,为高,则无效电平为低,想历程里PWM2模式,计数值大于比较值则为有效电平,此时有效电平设为高,输出为高电平,小于,则输出无效电平为低电平,但此低电平对LED0却是有效电平,所以,这里的有无效电平要搞清楚对象,不要和之前的概念混淆了
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-9 22:25

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表