高级会员

- 积分
- 705
- 金钱
- 705
- 注册时间
- 2016-6-19
- 在线时间
- 104 小时
|
发表于 2016-7-4 23:03:09
|
显示全部楼层
个人建议:
1.布局还需要调整。推荐按照功能模块来布局
2.丝印的线宽最好不要小于7mil,否则板厂加工出来会模糊,器件的参考标号太大。
3.整个电源路径处理得不好,在没有PLANE的双层板电源走线推荐一根母线作为干路,从母线上取电。
4.去耦电容到IC的顺序需要调整,先过电容,在到IC的管脚最好,当然数字器件对噪声的敏感程度要好的多,主要是要养成这种习惯。
5.SDRAM的地址数据尽量等长,是尽量,在数度要求不严格的情况下可以不管,但是要养成习惯,在可以的情况下最好做严谨。
6.设计上,SDRAM的地址数据线上可串联一个电阻(取值的话要参考走线阻抗和目标阻抗的关系,注意双面板要控制阻抗很难,而且你这种板子对阻抗要求也不严格)。这样做的好处是:如果真有阻抗不连续的情况影响到了数据的稳定性,你至少可以有个修改的地方(可尝试调整电阻值的大小来调试),而且在实际 调试的过程中也方便用示波器监视线上的情况,如果没有问题,你就串联0R电阻即可,推荐电阻典型值为22R或者33R。(注意这条主要是方面调试,而阻抗控制的问题不见得是这个地方的核心问题,阻抗连续的问题大部分体现在高速高频电路,但是你要有这样的设计思想)。
7.原则上直接操作SDRAM的CLK,CE等信号,最好是串联电阻,原因和上述差不多(尤其是时钟)。
8.这个板子实际上可以大面积敷铜代替走地线,实心铜即可,而且你板子上的很多铜是一个"死铜",也就是孤岛,这样是非常不好的,板子上的孤铜如果没有连接,就是一个天线了,反而是噪声源。注意地线的处理是很关键的,像你这种孤铜,比实际上不敷铜的效果还要差。
9.很多阻容其实可以用0603的封装。这样布局显得要好一点。阻容推荐是对其,这样比较美观(我有强迫症,每次都必须对其)。
10.电感的下面,不要敷铜,做挖空处理(注意这个是一个比较有争议的问题,其实很多 场合敷铜也不见得有什么影响,也有很多人说敷铜比不敷铜好,我个人习惯挖铜。)尤其是共模电感,我常习惯做挖空处理,但是一般都是在频率高的板子上,对于你这个板子,我个人觉得挖不挖,意义不是太大,你自己拿捏。 |
|