OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 8037|回复: 6

关于ADC实验的时钟问题

[复制链接]

2

主题

7

帖子

0

精华

新手上路

积分
35
金钱
35
注册时间
2012-7-27
在线时间
0 小时
发表于 2012-8-18 01:57:52 | 显示全部楼层 |阅读模式
RCC->CFGR&=~(3<<14);   //分频因子清零   //SYSCLK/DIV2=12M ADC时钟设置为12M,ADC最大时钟不能超过14M!
 //否则将导致ADC准确度下降!



根据手册 ADCPRE[1:0] = 00: PCLK2 2分频作为ADC时钟
sysclk应该是72MHZ,2分频后应该是36M啊,怎么是12M呢?麻烦刘兄讲解下,谢谢
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

18

帖子

0

精华

初级会员

Rank: 2

积分
74
金钱
74
注册时间
2011-7-26
在线时间
8 小时
发表于 2012-8-18 10:07:16 | 显示全部楼层
内部有个RCC->CFGR用来配置分频的,72M  6分频就是12M,为什么要12M,是因为规定不能高于14M
回复 支持 反对

使用道具 举报

530

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
165475
金钱
165475
注册时间
2010-12-1
在线时间
2115 小时
发表于 2012-8-18 10:28:51 | 显示全部楼层
先看看寄存器描述再问.
2<<14位就是2分频么?
那3<<14还是3分频呢...你见到过3分频的么?
我是开源电子网www.openedv.com站长,有关站务问题请与我联系。
正点原子STM32开发板购买店铺http://openedv.taobao.com
正点原子官方微信公众平台,点击这里关注“正点原子”
回复 支持 反对

使用道具 举报

2

主题

7

帖子

0

精华

新手上路

积分
35
金钱
35
注册时间
2012-7-27
在线时间
0 小时
 楼主| 发表于 2012-8-18 11:50:58 | 显示全部楼层

 疑问正是来自于ADC代码里的

RCC->CFGR&=~(3<<14);

根据数据参考手册


ADCPRE 赋值为 00, 这个时候应该是2分频啊,怎么是六分频呢?

回复 支持 反对

使用道具 举报

2

主题

7

帖子

0

精华

新手上路

积分
35
金钱
35
注册时间
2012-7-27
在线时间
0 小时
 楼主| 发表于 2012-8-18 12:17:17 | 显示全部楼层
回复【4楼】happylife:
---------------------------------
晕,原来是后面又赋值为10了
回复 支持 反对

使用道具 举报

2

主题

7

帖子

0

精华

新手上路

积分
35
金钱
35
注册时间
2012-7-27
在线时间
0 小时
 楼主| 发表于 2012-8-18 12:17:37 | 显示全部楼层
关了吧,没看见后面那句,不好意思哈
回复 支持 反对

使用道具 举报

0

主题

1

帖子

0

精华

新手入门

积分
21
金钱
21
注册时间
2014-4-11
在线时间
0 小时
发表于 2014-4-17 09:37:14 | 显示全部楼层
那只要后面一句不行吗
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-5-11 23:55

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表