sram时序问题

庄健宇

sram8080并口读时序，tdoe最大为25ns,可是原子哥设置的fsmc的datast为什么设置为55NS啊

正点原子

tdoe是告诉你SRAM要多久才能输出速度。你只要不小于25ns就行了。

庄健宇

正点原子 发表于 2016-5-27 10:34
tdoe是告诉你SRAM要多久才能输出速度。你只要不小于25ns就行了。

原子哥 不应该是不大约25NS么？如果taa设置为0，那么tdoe也就是为0了，对吧？

xuande

没听说过这个SRAM，
有手册吗？看过才能回答。

庄健宇

有，就是这个

庄健宇

xuande 发表于 2016-5-30 10:51
没听说过这个SRAM，
有手册吗？看过才能回答。

在下图了。

xuande

没明白LS对话的意思，
所以我按自己的理解来答吧。

看了下手册，tDOE的意思是：OE为低时才允许芯片输出数据，
但需要一点延迟，才能保证数据是稳定的、正确的。
根据手册，这个延迟时间的最大值是25ns（55ns级器件），
SRAM的速度越高，这个延迟越短；否则越长。

那么，外界在驱动OE为低以后，
必须至少要等25ns再读数据，才能确保得到正确的数据。
注意，至少等25ns！
如果等待时间不够，就只能看RP了。


附上截图：

庄健宇

xuande 发表于 2016-5-30 11:46
没明白LS对话的意思，
所以我按自己的理解来答吧。

其他我都懂，但是为什么是最少25NS才能读出数据，否则出错，这个地方有些不理解，不应该是tdoe最大25NS么，那么tdoe设置为0不也应该是可以的么。

xuande

外界给OE低电平以后，我们希望SRAM立刻输出数据，
但现实中达不到！

现在器件进步了，以前的器件更慢。

庄健宇

xuande 发表于 2016-5-30 16:30
外界给OE低电平以后，我们希望SRAM立刻输出数据，
但现实中达不到！

我这没明白你说的什么意思啊，为什么是最低25ns啊

庄健宇

xuande 发表于 2016-5-30 16:30
外界给OE低电平以后，我们希望SRAM立刻输出数据，
但现实中达不到！

这个到低是小于还是大于啊？就这个没懂

xuande

庄健宇 发表于 2016-6-1 15:44
这个到低是小于还是大于啊？就这个没懂

必须等待25ns以上。

庄健宇

xuande 发表于 2016-6-1 15:50
必须等待25ns以上。

tdoe最大是25ns,那为什么至少等待25ns以上呢？不是最大等待25ns么

xuande

庄健宇 发表于 2016-6-1 18:48
tdoe最大是25ns,那为什么至少等待25ns以上呢？不是最大等待25ns么

25.000000000001ns就可以了。

庄健宇

xuande 发表于 2016-6-1 21:39
25.000000000001ns就可以了。

最大25ns，设置为0可不可以？这个最大最小我没有理解啊

xuande

庄健宇 发表于 2016-6-1 21:42
最大25ns，设置为0可不可以？这个最大最小我没有理解啊

器件个体的差异，
有的是24.1，也有24.9，不保证你手里这个是几，但“最大是25”。
明白没？

再要问，先给钱！

庄健宇

xuande 发表于 2016-6-1 22:19
器件个体的差异，
有的是24.1，也有24.9，不保证你手里这个是几，但“最大是25”。
明白没？

好吧，:

高山景行

这里涉及到两个器件，一个SRAM，一个STM32，在进行读操作时，SRAM是向外输出数据，STM32读取数据。Tdoe是SRAM的特性描述，表示这个器件的数据建立时间最长是25ns，而STM32必须要等SRAM把数据准备好之后才能读取，所以datast必须大于25ns才能确保读取的数据是正确的。