STM32定时器捕获/比较通道1主电路问题

qihuixin

read CCR1H  和 read CCR1L是什么意思啊？那个逻辑符号  SR  功能是什么？
与门前面有一个小圈是什么意思？
麻烦高手解答一下，比较困惑。

xkwy

不是大神，以下描述均为本人臆断，没接触过ST的芯片设计部门，如有谬误烦请指正。

粉色圈起来的是 RS触发器 ，
RS触发器常态时两输入端均为0；当R有效时输出置位，当S有效时输出清零，RS不允许同时有效。

红色圈起来的是 与门 ，
该与门对上路输入信号进行了取反处理（小圈的意思是取反）。

STM32的定时器的CCR寄存器是自带影子的（Capture/compare shadow register），该影子寄存器是定时器平时工作时真正内部使用的。
请注意左侧的向上大宽箭头，它的作用是将真实的CCR值传送到APB总线上，该过程并非实时发生（可能是为了降低功耗才这么做），
即影子寄存器向上传送仅在Capture_transfer事件发生时触发。那么，Capture_transfer事件怎样才会触发呢？。。由红圈的那个与门决定。
即仅当CC1S[0]和CC1S[1]设置为Input mode，且单片机产生Read CCR1H信号时，该传送事件发生，将真实的值传送到内部外部设备总线上。


再看Capture/compare preload register和MCU-peripheral interface之间的接口，它是通过两个8位总线双向通信的，
当Cortex-M3内核发起读取CCR寄存器后，首先信号到达APB Bus，再经由双向总线传送到MCU-peripheral interface，再拆分成8位总线传送到Capture/compare preload register
因此当发生读取CCR寄存器时会发生CCR1H信号和CCR1L信号用来分别读取高8位和低8位数据，那么是不是每个信号到来时都发生Capture_transfer事件呢？。。绝对不行！
试想某一时刻CCR的值恰好在读取CCR1H和CCR1L之间由0x00FA跳变到0x0103，如果Capture_transfer发生了两次，则最后到达MCU-peripheral interface时将两个8位数据合并时得到的值竟然是0x0003，严重错误！
所以才加了一个RS触发器用来防止这种危险的情况发生。

还有个问题：
为什么在32位的STM32单片机里，定时器内部却用8位总线来实现？
   据我猜测，原因至少有二：
   a. 历史原因：在其早期的单片机是用的8位实现（如STM8），加入ARM阵营时，直接将定时器模块复制粘贴到新片子中，再通过MCU-peripheral interface和APB Bus接驳一下，就可以正常工作了，
   b. 功耗、工艺等限制


最后，除非必要，这种内部逻辑电路图并不需要深究，知道是那么个意思就行了


------不正经的分割线------