ADC时钟设置

Julius007

RCC->CFGR&=~(3<<14);   //分频因子清零 
 //SYSCLK/DIV2=12M ADC时钟设置为12M,ADC最大时钟不能超过14M!
 //否则将导致ADC准确度下降!
 RCC->CFGR|=2<<14; 
这几句看不是很懂， RCC->CFGR&=~(3<<14);  怎么是3<<14  不是2<<14呢？？
3<<14的话 好像是将HSI作为PLL输入时钟。

正点原子

回复【楼主位】Julius007:
-------------------------------
看清楚点。
3<<14  和~（3<<14  ） 不一样的。

Julius007

回复【2楼】正点原子:
-------------------------------
我知道是~（3<<14），计数手册上讲。
位16   LLSRC：PLL输入时钟源 (PLL entry clock source)  
         由软件置’1’或清’0’来选择PLL输入时钟源。只能在关闭PLL时才能写入此位。 
      0：HSI振荡器时钟经2分频后作为PLL输入时钟 
      1：HSE时钟作为PLL输入时钟。
所以我感觉16位变成0了 

正点原子

那你没看到后面有个：RCC->CFGR|=2<<14;  ？

Julius007

回复【4楼】正点原子:
-------------------------------
我看到了，问题是2<<14只是改变了第15 和16为的数据呀！第16位还是0呀。

正点原子

回复【5楼】Julius007:
-------------------------------
被你忽悠了。
ADC实验里面的代码，和系统时钟个鸟事啊？
系统时钟是初始化的时候就设置了的。
第十六位压根就不应该在这里设置的，在系统启动，调用 Stm32_Clock_Init 的时候就设置了!!!!

Julius007

回复【6楼】正点原子:
-------------------------------
我知道在那里设置呀！！！！！问题是你写的ADC程序里有
RCC->CFGR&=~(3<<14);   //分频因子清零 
这一句呀！！！所以我才问--为什么是~(3<<14)，不是~(2<<14);

正点原子

回复【7楼】Julius007:
-------------------------------
1<<14，是设置第14位为1.
3<<14,是设置第14,15位为1.
和16位无关。

~（3<<14）就是清除14,15之前的设置。
然后2<<14是设置 15，14的状态为10.

我看不出哪里有问题。

Julius007

回复【8楼】正点原子:
-------------------------------
RCC->CFGR&=~(3<<14);   //分频因子清零 
这一句讲第16位也清0了。本来应该只要清14和15位就好了。
位16   LLSRC：PLL输入时钟源 (PLL entry clock source)   
         由软件置’1’或清’0’来选择PLL输入时钟源。只能在关闭PLL时才能写入此位。  
      0：HSI振荡器时钟经2分频后作为PLL输入时钟  
      1：HSE时钟作为PLL输入时钟。 
所以我感觉16位变成0了 

Julius007

回复【8楼】正点原子:
-------------------------------
抱歉  我现在才看清楚！！！！实在抱歉，我看懂了。