本帖最后由 小梅哥 于 2016-5-22 11:37 编辑
目前，芯航线FPGA用户手册已经更名为《芯航线FPGA数字系统设计教程+实例解析V1.0》对文档组织版式进行了较大力度的调整，同时加入了更多新的内容。尤其值得惊喜的是，我们的20集视频教程的实验手册也已经整理完毕并集成到了本教程中，欢迎大家下载学习，文档还将继续更新。欢迎大家感兴趣的下载学习点评。以下为文档目录截图：
目录 第一部分 芯航线FPGA开发板相关说明（用户必看） 一、芯航线FPGA学习套件设计初衷... 5 二、芯航线FPGA学习套件主板资源介绍... 6 2.1 芯航线主板资源一览... 7 2.2 芯航线核心板扩展接口... 9 三、芯航线FPGA学习平台扩展功能模块... 11 3.1 配套外设模块概览... 11 3.2 配套模块特点介绍... 13 3.3 更多正在开发的实用模块... 18 3.4 总结... 21 四、芯航线FPGA学习平台学习教学资源... 22 4.1 视频教程... 22 4.2 技术文档... 22 4.3 论坛答疑... 22 4.4 QQ群技术支持... 22 4.5 网络实训... 23 五、芯航线FPGA开发板焊接调试记录... 23 六、芯航线FPGA学习套件主板供电说明... 31 方案1：USB供电... 31 方案2：外部适配器供电... 31 七、开发软件（Quartus II 13.0）安装和破解指导书... 32 7.1 安装包介绍... 32 7.2 运行安装程序... 32 7.3 可能的安装报错与解决办法... 37 7.4 破解软件... 38 7.5 安装器件库... 42 7.6 破解失效特征... 47 八、芯航线FPGA学习套件驱动安装说明... 48 一、FPGA下载器USB Blaster驱动安装说明... 48 二、CH340 USB转串口芯片驱动安装说明... 51 九、芯航线FPGA开发板入手测试说明... 54 套餐详情... 54 不含4.3寸屏的用户：... 54 含4.3寸屏的用户：... 55 十、科学的FPGA设计流程介绍与实例展示... 57 1：设计定义... 57 2：设计输入... 57 3：功能仿真... 58 4：逻辑综合... 58 5：综合后仿真... 59 6：布局布线... 59 7：后仿真... 59 8：静态时序分析... 60 9：板上调试... 60 10：设计实例... 61 十一、芯航线FPGA学习套件配置文件固化教程... 70 十二、各扩展功能模块测试和使用说明... 74 一、矩阵键盘模块测试... 74 二、多通道串行ADDA模块测试... 77 第二部分 FPGA数字逻辑设计实例教程 FPGA设计思想与验证方法视频教程细节介绍... 100 01、科学的开发流程... 101 02、3-8译码器设计验证... 101 03、二进制计数器设计验证... 101 04、高性能计数器IP核使用... 101 05、BCD码计数器设计验证... 102 06、例解阻塞赋值与非阻塞赋值... 102 07、例说状态机... 102 08、基于状态机的独立按键消抖... 102 09、独立按键控制LED与亚稳态问题引入... 102 10、数码管动态扫描设计与实现... 103 11、UART串口发送模块设计与验证... 103 12、UART串口接收模块设计与验证... 103 13、嵌入式块RAM应用之双口RAM.. 103 14、搭建串口收发与存取双口RAM简易应用系统... 103 15、ROM的搭建与Signaltap II 工具使用... 104 16、FIFO介绍与时序验证... 104 17、使用PLL进行设计+Verilog参数化设计介绍... 104 18、基于线性序列机设计思想的串行DAC（TLC5620）驱动... 104 19、基于线性序列机设计思想的串行ADC驱动... 105 20、HT6221红外遥控解码... 105 FPGA设计思想与验证方法视频教程实验精讲手册... 105 一、FPGA设计流程介绍... 105 二、组合逻辑电路设计之译码器... 116 三、时序逻辑电路设计之计数器... 119 四、IP核应用之计数器... 124 五、BCD计数器设计与应用... 133 六、阻塞赋值与非阻塞赋值原理分析... 140 七、状态机设计实例... 145 八、独立按键消抖实验A. 150 九、独立按键消抖实验B. 160 十、8位7段数码管驱动实验... 165 十一、串口发送模块设计与验证... 174 十二、串口接收模块设计与验证... 183 十三A、嵌入式RAM使用之双端口RAM.. 193 十三B、搭建串口收发与存储双口RAM简易应用系统... 201 十四、嵌入式RAM使用之ROM.. 206 十五、嵌入式块RAM使用之FIFO.. 215 十六、PLL锁相环介绍与简单应用... 227 十七、线性序列机与串行接口DAC驱动设计... 236 十八、线性序列机与TLV5144驱动设计... 248 十九、HT6221红外遥控解码... 260 芯航线FPGA数字逻辑设计精品教程... 269 一、FPGA矩阵键盘驱动设计与验证... 269 二、TLC5620型DAC驱动设计... 282 视频教程中的测试文件源码... 292 顶层例化模块源码：... 294 三、数码管动态扫描驱动设计与验证... 298 四、PS2键盘解码驱动设计与验证... 306 五、基于芯航线型FPGA开发套件的串口示波器... 319 六、芯航线FPGA教程之mc8051核嵌入教程 第三部分 SOPC系统设计实例教程 概述... 394 1.1 SOPC及其技术... 394 1.2 NiosII软核处理器... 396 一、SOPC开发流程之NIOS II 处理器运行 UC/OS II 402 第一步：建立 Quartus II 工程... 402 第二步：打开 Qsys 工具... 403 第三步：在 Qsys 系统中添加 NIOS II 处理器... 403 第四步：在 Qsys 中添加 UCOS 系统所需定时器... 403 第五步：在 Qsys 中添加 SDRAM.. 404 第六步：在 Qsys 系统中添加 JTAG_UART. 405 第七步：在 Qsys 系统中添加 sysid. 405 第八步：连线和导出端口... 406 第九步：设定 sdram 基地址... 406 第十步：自动分配所有模块地址... 406 第十一步：设定 CPU 的复位向量地址和异常向量地址... 407 第十二步：保存设计... 407 第十三步：生成 Qsys 系统的 HDL 代码... 407 第十四步：在 Quartus II 系统中添加并例化 QSYS 系统... 407 第十五步：添加锁相环... 408 第十六步：添加 Qsys 系统到 Quartus II 工程中... 409 第十七步：完善 mysystem.v 模块... 410 第十八步：分析和综合；... 411 第十九步：分配引脚... 411 第二十步：全编译... 412 第二十一步：配置固件到FPGA芯片中... 412 第二十二步：打开 NIOS II EDS 软件... 413 第二十三步：建立 UC/OS II 模版工程... 413 第二十四步：编译软件工程... 414 第二十五步：下载并运行... 414 二、给NIOS II CPU增加看门狗定时器并使用... 416 三、给NIOS II CPU添加一颗澎湃的心——系统时钟的使用... 425 四、设置Eclipse在编译(build）前自动保存源代码文件... 434 五、切换NIOS II CPU的主内存后软中需要注意的几点设置... 435 六、NIOS II工程目录改变时project无法编译问题... 437 6.1 更改NIOS II Project目录原因... 437 6.2 更改NIOS II Project目录引发的问题... 438 6.3 解决方案详解... 438 6.4 解决方案步骤总结... 442 七、sof与NIOS II的elf固件合并jic得到文件... 446 7.1 为什么需要将Sof与elf合并得到jic文件... 446 7.2 本章示例介绍... 446 7.3 详细转换步骤... 447 八、SOPC开发常见问题及解决办法集锦... 456 一、Symbol 'NULL' could not be resolved. 456 二、NIOS II CPU复位异常... 458 三、SOPC开发易错点归纳... 459 四、拔掉下载器或者关闭NIOS II EDS软件，开发板上的系统即停止运行... 461 五、编译NIOS软件工程提示” Permission denied” 附录 附录1：modelsim使用常见问题及解决办法集锦... 463 一、Can't launch the ModelSim-Altera software. 463 二、Error deleting “msim_transcript”. 464 三、Error: (vsim-3170) Could not find. 465 四、You selected Modelsim-Altera as Simulation Software in EDA Tool Settings,however…… 467 五、Unable to checkout a license. 470 六、Error loading design. 471 七、Analysis and Synthesis should be completed. 471 八、关于modelsim闪退问题... 472 附录2：Quartus II使用常见问题及解决办法集锦... 474 一、Quartus中代码大小的调整方法... 474 二、使用tcl脚本使Quartus ii自动生成jic文件... 475 三、解析Quartus II编译错误Can't place multiple pins assigned…….. 478 四、仿真ROM或带初始化文件的RAM输出全0. 479 五、Current License file does not suport the EPXXXXX device编译报错... 481 附录3：使用MATLAB制作mif文件... 481 附录4：modelsim使用技巧... 487 一、独立/合并modelsim窗口... 487 二、让光标(cursor)自动吸附至附近的一个沿... 488 附录5：芯航线FPGA开发板引脚分配表... 490 核心板引脚分配... 490 芯航线FPGA套件扩展模块引脚分配... 498 兼容第三方模块引脚分配... 504 扩展阅读... 506 一、ALTFP_CONVERT IP使用与仿真... 506 二、Quartus II 15.0中仿真Altera三速以太网（TSE）IP核... 514 三、Quartus II 15中仿真DDR2 IP核... 530 四、STM32通过FSMC读写FPGA时序分析... 541 8位操作方式：... 541 STM32通过FSMC写8位数据：... 541 16位操作方式：... 542 STM32通过FSMC写16位数据：... 542 32位操作方式：... 543 STM32通过FSMC写32位数据：... 544 五、Verilog语法基础讲解之参数化设计... 546 六、将各种代码连同原版格式一起插入到word中... 554 七、VHDL与Verilog互转软件使用及安装教程... 561 八、使用modelsim单独仿真设计
芯航线FPGA数字系统设计教程 实例解析V1.0.part1.rar
(9.54 MB, 下载次数: 16106)
| 
/2 
|手机版|OpenEdv-开源电子网
( 粤ICP备12000418号-1 )
发表于 2016-3-20 15:18:29
，看了视频确实很好，比那个黑金强多了。
楼主
