对DMA burst transfers疑问

veblen

       看STM32F4 reference manual 中关于DMA的Single and burst transfers一节中有这样的描述“The burst size indicates the number of beats in the burst, not the number of bytes
transferred”，也就是说如果DMA中配置为“DMA_InitStructure.DMA_MemoryBurst = DMA_MemoryBurst_INC8，DMA_InitStructure.DMA_PeripheralBurst = DMA_PeripheralBurst_INC8“，则表示触发一次DMA请求，则外设到内存有八次传输，如果是这样的话，则我有下面的问题：
       一般DMA对于外设都会设为为”DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Disable“，也就是说外设的地址在DMA传输的过程中不变，那么触发一次DMA请求，则进行八次传输，这八次传输之间的时间间隔由谁来控制？来避免不会传输重复的数据。

      希望大家给点建议，谢谢了！！！

xuande

触发的时间间隔由外部触发源决定，
一次触发能产生1个或4个、8个、16个传输动作，
每个动作的宽度可以是单字节、双字节，可能还可以是四字节。

veblen

xuande 发表于 2016-3-19 11:56
LZ理解可能有误。
印象里，
一次外界触发只能产生一次动作，称为一个beat，

    我是通过上面的截图来理解下面的宏
  /** @defgroup DMA_memory_burst
  * @{
  */
#define DMA_MemoryBurst_Single            ((uint32_t)0x00000000)
#define DMA_MemoryBurst_INC4              ((uint32_t)0x00800000)  
#define DMA_MemoryBurst_INC8              ((uint32_t)0x01000000)
#define DMA_MemoryBurst_INC16             ((uint32_t)0x01800000)

xuande

可能你是对的。
紧接着有解释：

veblen

xuande 发表于 2016-3-19 15:07
可能你是对的。
紧接着有解释：

那么回到我之前的问题，“触发一次DMA请求，则进行八次传输，这八次传输之间的时间间隔由谁来控制？来避免不会传输重复的数据”

xuande

veblen 发表于 2016-3-19 15:49
那么回到我之前的问题，“触发一次DMA请求，则进行八次传输，这八次传输之间的时间间隔由谁来控制？来避 ...

时间间隔，具体数值不好说，又要看手册，不知道给数据了没有。
应当不是用户可控的，最多可微弱控制一点，比如插入几个时钟的延时。
我个人觉得，这个间隔会很小，在微秒以下，纳秒级别。

应当这样操作：
把至少8次数据准备好，然后再触发DMA；
这期间继续准备下面8次的数据，待上次DMA完成，再去触发。

但如果数据量比较高，要像流水线那样紧密衔接起来，
就必须去查数据。

veblen

xuande 发表于 2016-3-19 16:14
时间间隔，具体数值不好说，又要看手册，不知道给数据了没有。
应当不是用户可控的，最多可微弱控制一 ...

       在STM32的数据手册上我并没有找到有关DMA时间间隔的数值，你说的是外设的吗？？？但是我到觉得既然DMA是由STM32控制的，应该在外设的datasheet上查不到。

       我认为你说的操作是没有问题的，我所看到的一个示例就是：通过FSMC总线将AD与STM32相连，当一个8通道的AD转化完成后（数据准备好了），由定时器捕获其busy下降沿来触发一次DMA请求，然后FSMC总线根据之前配置的时序进行8次读取操作，并由DMA直接传输到SRAM中。

zhengwending

veblen 发表于 2016-3-19 17:02
在STM32的数据手册上我并没有找到有关DMA时间间隔的数值，你说的是外设的吗？？？但是我到觉得既 ...

楼主说的这个例程 还有吗？