OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3113|回复: 0

SPI的SCLK时钟周期不稳定

[复制链接]
回帖奖励 1 金钱 回复本帖可获得 1 金钱奖励! 每人限 1 次

15

主题

34

帖子

0

精华

中级会员

Rank: 3Rank: 3

积分
283
金钱
283
注册时间
2015-11-16
在线时间
92 小时
发表于 2016-3-18 17:13:33 | 显示全部楼层 |阅读模式
尊敬的各位工程师:

     我用外部中断引发spi传输,每个中断只穿8bit,但是用逻辑分析仪测试,发现SCLK时钟的周期不稳定,脉冲占空比大小不一???这是怎么回事,我的spi速率只用到了一半左右。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-19 22:33

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表