pwm输出

Qlm

请问pwm模式和比较输出极性有什么关系么，



    TIM_TimeBaseStructure.TIM_Period = arr;
    TIM_TimeBaseStructure.TIM_Prescaler =psc;
    TIM_TimeBaseStructure.TIM_ClockDivision = 0
    TIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up;
    TIM_TimeBaseInit(TIM1, &TIM_TimeBaseStructure);


    TIM_OCInitStructure.TIM_OCMode = TIM_OCMode_PWM2;
    TIM_OCInitStructure.TIM_OutputState = TIM_OutputState_Enable;
    TIM_OCInitStructure.TIM_Pulse = 0;
    TIM_OCInitStructure.TIM_OCPolarity = TIM_OCPolarity_High;
    TIM_OC2Init(TIM1, &TIM_OCInitStructure);

设置为pwm2模式向上计数的话，TIMx_CNT<TIMx_CRR时为无效电平（低电平 0）否则为有效电平（高电平 1）但是在设置输出比较极性的时候设置为高，这样不会矛盾么？

百度了输出比较极性：
输出比较极性的指的是你在比较匹配之后输出口输出的极性。
这个函数就是让你设置有效极性，也就是设置比较输出的有效电平。你可以设置为高电平有效或者低电平有效。
如果设置为高电平有效，那么当定时器比较匹配之后，输出口输出高电平，否则就反一下。

正点原子

http://www.openedv.com/forum.php ... 0&highlight=OCX